NL8503485A - Geintegreerde brugschakeling met een vermogen mos en werkwijze ter vervaardiging ervan. - Google Patents
Geintegreerde brugschakeling met een vermogen mos en werkwijze ter vervaardiging ervan. Download PDFInfo
- Publication number
- NL8503485A NL8503485A NL8503485A NL8503485A NL8503485A NL 8503485 A NL8503485 A NL 8503485A NL 8503485 A NL8503485 A NL 8503485A NL 8503485 A NL8503485 A NL 8503485A NL 8503485 A NL8503485 A NL 8503485A
- Authority
- NL
- Netherlands
- Prior art keywords
- region
- power mos
- drain
- mos transistor
- source
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 41
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 241001104043 Syringa Species 0.000 claims description 5
- 235000004338 Syringa vulgaris Nutrition 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
P & C f ♦
E 3099-29 Ned.M/LdB
Korte aanduiding: Geïntegreerde brugschakeling met een vermogens MOS en werkwijze ter vervaardiging ervan.
De uitvinding heeft betrekking op een geïntegreerde vermogens MOS brug-5 schakeling, bij voorkeur van het N-kanaal type en op een werkwijze voor het vervaardigen van deze schakeling.
Brugschakelingen van diverse typen zijn in het verleden gebruikt in een aantal verschillende electronische toepassingen. De brugschakeling van het algemene type, waarop de onderhavige brugschakeling volgens de 10 uitvindng gericht is, wordt soms de H-brugschakeling genoemd. Deze klasse of type van schakeling is geschikt voor algemene toepassingen, waarbij snel geschakeld moet worden, zoals deze nodig zijn bij voedingsbronnen, audio versterkers en kleine motorbesturingen. Het is in het verleden bekend geweest een dergelijke klasse of type van brugschakeling uit te 15 voeren met vier discrete bi-polaire inrichtingen. Deze uitvoering heeft het nadeel gehad, dat ze voor vele toepassingen relatief langzaam was.
In een recenter verleden is deze klasse of type van brugschakeling uitgevoerd door vier discrete vermogensmetaaloxyde halfgeleider (MOS)inrichtingen, tezamen verenigd op een enkelvoudig isolerend type 20 substraat. Echter de fabricage van deze brugschakeling van het algemene type door het gebruik van unipolaire (MOS) discrete inrichtingen verschaft geen efficient gebruik van beschikbare ruimte in een halfgeleider plaatje, hetgeen een nadeel is, dat eveneens gedeeld wordt door de uitvoering, waarbij gebruik gemaakt wordt van vier discrete bipolaire 25 inrichtingen.
De onderhavige uitvinding stelt zich daarom tot taak het verschaffen van een verbeterde brugschakeling en een verbeterde werkwijze voor het vervaardigen van een verbeterde geïntegreerde brugschakeling in een geïntegreerde vermogens MOS technologie, teneinde de zone van 30 het halfgeleiderplaatje te reduceren, vereist voor het construeren van de schakeling en het vergroten van de snelheid van de schakeling.
Een bijzonder oogmerk van de onderhavige uitvinding is het verschaffen van een brugschakeling, uitgevoerd in vermogens MOS technologie, waarbij alle componenten van de brugschakeling-implementatie geïn-35 tegreerd zijn op een monolitisch halfgeleiderplaatje ('chip').
Deze en andere oogmerken van de onderhavige uitvinding worden bereikt door een geïntegreerde vermogens MOS brugschakeling, gekenmerkt door - een halfgeleidersubstraat; - een eerste vermogens MOS transistor, geplaatst in het halfgeleider-40 substraat en voorzien van een 'source'-gebied, een 'drain'-gebied % £ /£ - A 3 ^
V
Λ Ö - 2 - en een poortelectrode? - een tweede vermogens MOS transistor, geplaatst in het halfgeleidersubstraat en voorzien van een 'source'-gebied, een 'drain'-gebied en een poort-electrode; waarbij een 'drain'-electrode van de 5 tweede vermogens MOS transistor gekoppeld is met een 'source'-elec trode van de eerste vermogens MOS transistor; - een derde vermogens MOS transistor, geplaatst in het halfgeleider-substraat en voorzien van een 'source'-gebied, een 'drain'-gebied en een poort-electrode, waarbij een 'source'-electrode van de 10 derde vermogens MOS transistor gekoppeld is met een 'source'-elec trode van de tweede vermogens MOS transistor? - een vierde vermogens MOS transistor, geplaatst in het halfgeleider-substraat en voorzien van een 'source'-gebied, een 'drain'-gebied en een. poort-electrode, waarbij een 'source'-electrode van de 15 vierde vermogens MOS transistor gekoppeld is met een 'drain'-elec trode, terwijl een 'drain'-electrode van de vierde vermogens MOS transistor gekoppeld is met een 'drain'-electrode van de eerste vermogens MOS transistor? en - een eersts, tweede, derde en vierde diode, geplaatst in het 20 halfgeleidersubstraat, welke eerste diode geschakeld is tussen het 'source'- en 'drain'-gebied van de eerste vermogens MOS transistor, waarbij de tweede diode geschakeld is tussen het 'source'--en het 'drain'-gebied van de tweede vermogens MOS transistor, terwijl de derde diode geschakeld is tussen het 'source'- en 25 het ' drain'-gebied van de derde vermogens MOS transistor en de vierde diode geschakeld is tussen het 'source'- en het 'drain'-gebied van de vierde vermogens MOS transistor.
De uitvinding heeft voorts betrekking op een werkwijze ter vervaardiging van een verbeterde geïntegreerde brugschakeling, uitgevoerd 30 in vermogens MOS-technologie, met het kenmerk, dat - uitgegaan wordt van een halfgeleidersubstraat; een eerste vermogens MOS transistor gevormd wordt in het halfgeleidersubstraat met een 'source'-gebied, een 'drain'-gebied en een poort-electrode ? 35 - een tweede vermogens MOS transistor gevormd wordt in het half geleidersubstraat met een 'source'-gebied, een 'drain'-gebied en een poort-electrode, waarbij een 'drain'-electrode van de tweede vermogens MOS transistor gekoppeld wordt met een 1 source'-electrode van de eerste vermogens MOS transistor? 40 - een derde vermogens MOS transistor gevormd wordt in het .wa, ,ίλ . * - 7 - i § $ y <3 h ó o t ♦ - 3 - halfgeleidersubstraat net een 'source*-gebied, een "drain'-gebied en een poort-electrode, waarbij een * source'-electrode van de derde vermogens MOS transistor gekoppeld wordt met een 'source'-electrode van de tweede vermogens MOS transistor; 5 - een vierde vermogens MOS transistor gevormd wordt in het half-geleidersubstraat met een 'source'-gebied, een 'drain'-gebied en een poort-electrode, waarbij een 'source'-electrode van de vierde vermogens MOS transistor gekoppeld wordt met een 'drain'-electrode van de derde vermogens MOS transistor, terwijl een 'drain'-electrode van de 10 vierde vermogens MOS transistor gekoppeld wordt met een 'drain'-electrode van de eerste vermogens MOS transistor; en - een eerste, tweede, derde en vierde diode gevormd worden in het halfgeleider substraat, waarbij de eerste diode geschakeld wordt tussen het 'source'- en het 'drain'-gebied van de eerste vermogens MOS 15 transistor, de tweede diode geschakeld wordt tussen het 'source*- en het 'drain*-gebied van de tweede vermogens MOS transistor, de derde diode geschakeld wordt tussen het 'source'- en het 'drain'-gebied van de derde vermogens MOS transistor, terwijl de vierde diode geschakeld wordt tussen het 'source'- en het 'drain'-gebied van de vierde vermogens 20 MOS transistor.
Andere oogmerken, eigenschappen en voordelen van de uitvinding zullen duidelijk worden uit de volgende, meer gedetailleerde beschrijving van de voorkeurs uitvoeringsvorm van de uitvinding, zoals geïllustreerd in de bijgaande tekeningen.
25 Fig. 1 toont een schema van een geïntegreerde brugschakeling volgens de uitvinding, bij voorkeur uitgevoerd in N-kanaal, vermogen, metaaloxyde-halfgeleider (MOS) technologie; en
Fig. 2 toont een doorsnede van een gedeelte van een halfgelei-dersubstraat, waarin zijn uitgezet diverse P en N type halfgeleider 30 gebieden en elastisch geleidende en isolerende oppervlaktelagen of gebieden, die de geïntegreerde brugschakeling van fig. 1 in N-kanaal, vermogen, metaaloxyde-halfgeleider (MOS) technologie implementeren.
Onder verwijzing thans naar fig. 1 wordt daarin een schema gegeven van de geïntegreerde brugschakeling. De schakeling omvat bij 35 voorkeur N-kanaal vermogens MOS transistoren 10, 20, 30 en 40, die binnen met stippellijnen aangegeven blokken geplaatst zijn. De *drain'-electrode D^q van de transistor 10 is gekoppeld met de 'drain'-electrode D40 van de transistor 40. Deze twee 'drain*electroden zijn geschakeld of gekoppeld met een gemeenschappelijke aansluitklem, zoals weergegeven.
40 De 'source'-electrode S^ van de transistor 10 is gekoppeld met de
* A
* ·* * * Λ ' wi -J
*·* *V v V · v -7 Λ * - 4 - •drain'-electrode D^q van de transistor 20. Deze twee electroden en D20 zijn geschakeld of gekoppeld met een gemeenschappelijke aansluit-klem, zoals weergegeven. De 'source'-electrode S^q van de transistor 40 is gekoppeld met de 1 drain'-electrode D^ van de transistor 30.
5 Deze twee electroden en D^q zijn geschakeld of gekoppeld met een gemeenschappelijke aansluitklem, zoals weergegeven. De 'source'-electrode S^q van de transistor 30 is gekoppeld met de 'source'-electrode S^q van de transistor 20. Deze twee 'source'-electroden zijn geschakeld of gekoppeld met een gemeenschappelijke aansluitklem, zoals weergegeven. De 10 diode 11 is geschakeld tussen de 'source'-electrode en de 'drain'-electrode D^ van de transistor 10, waarbij de anode van de diode 11 gekoppeld is met de 'source'-electrode , terwijl de kathode van de diode 11 gekoppeld is met de 'drain'-electrode D^q. Diode 12 is geschakeld tussen de 'drain'-electrode D2q en de 'source'-electrode S2g 15 van de transistor 20, waarbij de anode van de diode 12 gekoppeld is met de 'source'-electrode S2q, terwijl de kathode van de diode 12 gekoppeld is met de 'drain'-electrode D2q. De diode 13 is geschakeld tussen de 'drain'-electrode D^g en de 'source'-electrode S^q, waarbij de anode van de diode 13 gekoppeld is met de 'source'-electrode Sgg/ terwijl de 20 kathode van de diode 13 gekoppeld is met de 'drain'-electrode D^g.
De diode 14 is geschakeld tussen de 'drain'-electrode D^g en de 'source'-electrode S^g van de transistor 40, waarbij de anode van de diode 14 gekoppeld is met de 'source'-electrode S^g, terwijl de kathode van de diode 14 gekoppeld is met de 'drain'-electrode D^g.
25 Onder verwijzing thans naar fig. 2, wordt daarin de doorsnede weergegeven voor de implementatie van de geïntegreerde brugschakeling van fig. 1. Het halfgeleidersubstraat 100 bezit een P-gebied 110, dat zich uitstrekt naar een eerste oppervlak 105 van het substraat 100 als P+ gebiedjes 110a, 110b, 110c en llOd. Bij voorkeur is het P-gebiedje 30 110 een startend P-type substraat-gebiedje voorafgaande aan de bij voorkeur epitaxiale groei van een N-type gebied daarop, waarbij de P+ ('sinker'-type) gebiedjes 110a, 110b, 110c en llOd gevormd worden vanaf de bovenzijde of vanaf zowel de bovenzijde als de onderzijde door diffusietechnieken.
De P+ gebiedjes 110a, 110b, 110c en llOd tezamen met het onderliggende 35 verbindings P-gebiedje 110 verschaffen een effectieve keerlaag isolatiegebiedje voor de N-type gebiedjes, gelegen binnen de begrenzingen van de gecombineerde P+ en P isolatiegebiedjes. In het substraat 100 zijn N+ gebiedjes 111, 112 en 113 ingebed. Dit zijn 'drain'-gebiedjes en bij voorkeur gevormd door diffusie- of ionenimplantatietechnieken.
40 Het N+ gebiedje 111 strekt zich uit naar het eerste oppervlak 105 van het
Ü Ιλ Λ Λ X
V '\J 'J "i W
ί - 5 - substraat 100 door middel van een ('sinker'-type)N+ gebiedje lila. Het verlengde N+ gebiedje 112 strekt zich uit naar het substraat oppervlak 105 door middel van een ('sinker1-type) gebiedje 112a. Het N+ gebiedje 113 strekt zich uit naar het substraat oppervlak 105 door middel van een 5 (’sinker’-type) N+ gebiedje 113a. De onderste geleidbaarheid N-'drain1- gebiedjes 115 - 117 zijn bij voorkeur gevormd door epitaxiale groei van een N-gebiedje op het P isolatiegebiedje 110 na de vorming van de N+ gebiedjes 111 - 113 in het P-gebiedje 110. Het N- gebiedje 115 is in het algemeen aangebracht tussen het N+ gebiedje 111 en het substraat 10 oppervlak 105, het N- gebiedje 116 is in het algemeen aangebracht tussen het N+ gebiedje 112 en het substraat oppervlak 105, en het N- gebiedje 117 is in het algemeen aangebracht tussen het N+ gebiedje 113 en het substraat oppervlak 105.
Het N+ gebiedje 112a is bij voorkeur in het middengedeelte 15 van het N- gebiedje 116. In het N- gebiedje 115 en bij voorkeur gevormd door diffusietechnieken zijn P-kanaaltype gebiedjes 115a en 115d ingebed, waarvan gedeelten zich uitstrekken naar het substraatoppervlak 105.
In het P kanaalgebiedje 115a en bij voorkeur gevormd door diffusie- of ionen implantatie zijn N+ ’source’-gebiedjes 115b en 115c ingebed, 20 waarvan gedeelten zich uitstrekken naar het substraatoppervlak 105. In het P gebiedje 115d en bij voorkeur gevormd door diffusie of ionen-implantatie zijn N+ ’source’-gebiedjes 115e en 115f ingebed, waarvan gedeelten zich uitstrekken naar het substraatoppervlak 105. In het N- gebiedje 116 zijn P kanaaltype gebiedjes 116a, 116d, 116c en 116j en bij voorkeur gevormd 25 door diffusie of ionen-implantatie ingebed, die zich uitstrekken naar het halfgeleideroppervlak 105. In de P kanaalgebiedjes 116a en 116d zijn ingebed N+ ’source’-gebiedjes 116b en 116c en N+ ’source’-gebiedjes 116f en 116e bij voorkeur gevormd door diffusie of ionen implantatie, die zich uitstrekken naar het halfgeleideroppervlak 105. In de P kanaalgebiedjes 30 116g en 116j zijn respectievelijk ingebed N+ ’source’-gebiedjes 116i en 116a en N+ ’srouce’-gebiedjes 1161 en 116k bij voorkeur gevormd door diffusie of ionen implantatie, waarvan gedeelten zich uitstrekken naar het substraat oppervlak 105.
In het N- ’drain’-gebiedje 117 zijn P kanaaltype gebiedjes 117a 35 en 117d ingebed, bij voorkeur gevormd door diffusie of ionen implantatie en voorzien van gedeelten die zich uitstrekken naar het substraat oppervlak 105. In het P kanaal gebiedje 117a zijn N+ ’source’-gebiedjes 117b en 117c ingebed, bij voorkeur gevormd door diffusie of ionen implantatie en voorzien van gedeelten.die zich uitstrekken naar het substraat opper-40 vlak 105. In het P kanaal gebiedje 117d zijn N+ ’source’-gebiedjes 117e β « Λ 7; . ·> X
'i ‘J v
^ V
- 6 - en 117f ingebed, bij voorkeur gevormd door diffusie of ionen implantatie en voorzien van gedeelten, die zich uitstrekken naar het halfgeleider oppervlak 105.
Op het substraat oppervlak 105 zijn een aantal isolatie 5 (zoals siliciumdioxide etc.) gebiedjes of lagen 120 t/m 129, 180 en 181 gedeponeerd of gevormd.
Een eerste reeks electrisch geleidende electroden of gebiedjes 130 t/m 145 zijn ingebed of in kon takt met him respectieve isolerende lagen of gebiedjes 120 t/m 129, 180 en 181. De electrisch geleidende 10 gebiedjes 130 en 131 zijn ingebed in het isolerende gebiedje 120? het electrisch geleidende gebiedje 132 is ingebed in het isolerende gebiedje 121? het electrisch geleidende gebiedje 133 is ingebed in het isolerende gebiedje 122? de electrisch geleidende gebiedjes 134 en 135 zijn ingebed in het isolerende gebiedje 123? het electrisch geleidende gebiedje 136 15 is ingebed in het isolerende gebiedje 124? het electrisch geleidende gebiedje 137 is ingebed in het isolerende gebiedje 125? het electrisch geleidende gebiedje 138 is ingebed in het isolerende gebiedje 126? het electrisch geleidende gebiedje 139 is ingebed in het isolerende gebiedje 127? de electrisch geleidende gebiedjes 140 en 141 zijn ingebed in het 20 isolerende gebiedje 128? het electrisch geleidende gebiedje 142 is ingebed in het isolerende gebiedje 129? het electrisch geleidende gebiedje 143 is ingebed in het isolerende gebiedje 180? en de electrisch geleidende gebiedjes 144 en 145 zijn ingebed in het isolerende gebiedje 181. Bij voorkeur zijn de electrisch geleidende gebiedjes 130 - 145 gedoteerde 25" polysilicium gebiedjes.
Een tweede reeks electrisch geleidende gebiedjes 160 t/m 164 worden in het algemeen aangebracht over en/of in kontakt met de isolerende gebiedjes 120 - 131 en deze, bij voorkeur metalen (nl. aluminium of alu-miniumlegering) geleidende gebiedjes 160 - 164 strekken zich uit op 30 geselecteerde plaatsen of posities, naar het substraatoppervlak 105. Het electrisch geleidende gebiedje 160 grenst aan de isolerende gebiedjes 120 - 122, ligt over het electrisch geleidende gebiedje 132, en is in electrisch kortsluitkontakt met het P kanaalgebiedje 115a en de bijbehorende N+ ’source'-gebiedjes 115b en 115c en ook het P kanaalgebiedje 115d en 35 bijbehorende N+ 'source'-gebiedjes 115e In 115f. Het glectrisch geleidende gebiedje 161 grenst aan het isolerende gebiedje 122 en de isolerende gebiedjes 123 - 125 en is in electrisch kontakt met het N+ gebiedje lila, alsmede in electrisch kortsluitkontakt met het P kanaalgebiedje 116a en de bijbehorende N+ 'source'-gebiedjes 116b en 116c, en is in electrisch 40 kortsluitkontakt met het P kanaalgebiedje 116d en de bijbehorende N+ 3 5 8 o 4 8 5 * » -7- 'source'-gebiedjes 116e en 116f. Het electrisch geleidende gebiedje 162 grenst aan de isolerende gebiedjes 125 en 126 en verschaft een electrisch kontakt met het N+ gebiedje 112a, dat electrisch in kontakt is met en deel is van het N+ ('drain'-gedeelte) gebiedje 112. Het electrisch 5 geleidende gebiedje 163 grenst aan de isolerende gebiedjes 126 - 129, en verschaft een electrisch kortsluitkontakt met het P kanaalgebiedje 116g en de bijbehorende N+ 1 source1-gebiedjes 116h en 116i. Het electrisch geleidende gebiedje 163 verschaft eveneens een electrisch kortsluitkontakt met het P kanaalgebiedje 116j en de bijbehorende N+ 'source1-gebiedjes 116k 10 en 1161 en maakt voorts electrisch kontakt met het N+ gebiedje 116a, dat in electrisch kontakt is met en deel is van het N+ ('drain'-gedeelte) gebiedje 113. Het electrisch geleidende gebiedje 164 grenst aan de isolerende gebiedjes 129, 180 en 181 en verschaft een electrisch kortsluitkontakt met het P kanaalgebiedje 117a en de bijbehorende N+ 15 'source'-gebiedjes 117b en 117c. Het electrisch geleidende gebiedje 164 verschaft eveneens een electrisch kortsluitkontakt met het P kanaalgebiedje 117d en de bijbehorende N+ 'source'-gebiedjes 117d en 117e.
Het electrisch geleidende gebiedje 130 is gelegen over het P+ isolatiegedeelte gebiedje 110a; het electrisch geleidende gebiedje 20 134 is op soortgelijke wijze gelegen boven het P+ isolatiedeelgebiedje 110b; het electrisch geleidende gebiedje 141 is gelegen over het P+ isolatie deelgebiedje 110c; en het electrisch geleidende gebiedje 145 is gelegen over het P+ isolatie deelgebiedje HOd.
In de geopenbaarde uitvoeringsvorm van fig. 2 onder gelijk-25 tijdige beschouwing van fig. 1, omvat electrode G^q de electrisch geleidende electroden of gebiedjes 131 - 133, die in de figuur electrisch met elkaar verbonden zijn (zie fig. 2, terwijl electrode het electrisch geleidende gebiedje 160 omvat, dat in electrisch kortsluitkontakt is met de N+ 'source'-gebiedjes 115b en 115c (en het 30 bijbehorende P kanaalgebiedje 115a) en met de N+ 'source'-gebiedjes 115e en 115f (en het bijbehorende P kanaalgebiedje 115d). Electrode D2q=sio omvat het electrisch geleidende gebiedje of electrode 161. De electrode G1q omvat de electrisch geleidende electroden of gebiedjes 135 - 137.
De electroden D^g=D^g omva-t de electrisch geleidende electrode of gebiedje 35 162. De electrode G^g omvat de electrisch geleidende electrode of gebiedjes 138 - 140. Electrode S4q“D30 °twat de electrisch geleidende electrode of gebiedje 163. Electrode G^g omvat de electrisch geleidende electroden of gebiedjes 142 - 144, terwijl electrode S^g de electrisch . geleidende electrode of gebiedje 164 omvat.
40 De electroden 131 - 133 fungeren als gedoteerde polysilicium
λ f* λ ; λ A
. -¾ : I ** rï •Ί - 8 - poorttype electroden ter vorming van een N kanaal over hun respectieve onder gelegen kanaalgebiedjes. Voor de in fig. 1 weergegeven N kanaal vermogens MOS inrichting 20 bestaat de in fig. 2 weergegeven equivalente inrichting uit de poort electroden 131 - 133, de beide stellen N+ 5 'source1-gebiedjes 115d, 115c en 115e, 115f, de P kanaalgebiedjes 115a, 115d; de N type 'drain'-gebiedjes samengesteld uit N- gebiedje 115 en N+ gebiedjes 111 en lila, waarbij het electrisch kontakt met de N type 'drain'-gebiedjes verkregen wordt door middel van de electrode 161 en de N+ gebiedjes lila en 111; terwijl het electrisch kontakt met de 10 N+ 'source'-gebiedjes van deze inrichting verschaft worden door de kortsluitende electrisch kontakt makende electrode 160.
Op soortgelijke wijze is de N kanaalvermogens MOS inrichting 10 van fig. 1 in fig. 2 weergegeven als bestaande uit de poortelectroden 135 - 137, de twee stellen N+ 'source'-gebiedjes 116b, 116c en 116e, 15 116f; de P kanaalgebiedjes 116a en 116d; de N type 'drain'-gebiedjes be-r staande uit N- gebiedje 116 en N+ gebiedje 112 en 112a, waarbij het electrische kontakt met de N type 'drain'-gebiedjes verschaft wordt door middel van de electrode 162 en de N+ gebiedjes 112a en 112; terwijl het electrische kontakt met de N+ 'source'-gebiedjes van deze inrichting 20 verschaft wordt door de kortsluitende electrische kontaktelectroden 161. Opgemerkt dient te worden als belangrijke eigenschap en voordeel van deze geïntegreerde brugschakeling en structuur, dat het N+ gebiedje 112a en het er onder gelegen N+ gebiedje 112 gemeenschappelijk zijn voor zowel de N kanaal vermogens MOS inrichting 10 als 40. Aldus zijn de N type 'drain' 25 gebiedjes van de N kanaal vermogens MOS inrichtingen 10 en 40 gemeenschappelijk en is de electrode 162 een gemeenschappelijke electrisch kontakt-electrode voor de gemeenschappelijke 'drain'-gebiedjes van de N kanaal vermogens MOS inrichtingen 10 en 40.
Op soortgelijke wijze zijn de diverse electroden en gebiedjes 30 hierboven beschreven voor de N kanaal vermogens MOS inrichtingen 10 en 20 soortgelijk - met uitzondering van de verwijzingscijfers - aan de diverse electroden en gebiedjes voor de N kanaal vermogens MOS inrichtingen 30 en 40.
Met betrekking tot de vier dioden 11-14 (weergegeven in fig. 1) 35 resp. gekoppeld met de 'source' en 'drain'-gebiedjes van de N kanaal vermogens MOS inrichtingen 10, 20, 30 en 40, worden deze diode-inrichting-en gevormd door het P gebiedje (115a, 115d), (116a, 116d), (116g, 116j), (117a, 117d)(als de gemeenschappelijke anode voor elk van de vier dioden) en verschaft het betreffende N type 'drain'-gebiedje (115 - 117) 40 voor elke N kanaal vermogens MOS inrichting 10, 20, 30 en 40 de kathode 7} Λ ^ ^ £ ♦ * - - 9 - van elk der vier dioden. Het P gebiedje 110 heeft een electrisch kontakt daarmee (niet-weergegeven) ter verschaffing van een middel voor kontakt maken met dit P gebiedje.
Nogmaals onder verwijzing naar fig. 1 zijn verschillende elec-5 troden van de N kanaal vermogens MOS transistoren met elkaar gekoppeld onder vorming van de geïntegreerde brugschakeling volgens de uitvinding.
Bij vergelijking van fig. 1 met fig. 2 ziet men dat de 1drain1-electrode D20 van de transistor 20 gekoppeld is met de 'source' electrode S^g van de transistor 10, en dat deze koppeling tot stand gebracht wordt in 10 de geïntegreerde schakelingimplementatie van fig. 2 door het electrisch g-leidende gebiedje 161. Op soortgelijke wijze is de 'drain'-electrode D^g van de transistor 10 gekoppeld met de 'drain'-electrode D^g van de transistor 40 in de geïntegreerde brugschakeling en deze koppeling wordt bewerkstelligd- in de geïntegreerde uitvoering van fig. 2 door het 15 electrisch geleidende gebiedje 162 met het gemeenschappelijke N+ gebiedje 112a, het gemeenschappelijke N+ gebiedje 112 en de bijbehorende N- 'drain' gebiedjes. De 'source*-electrode S^g van de transistor 40 is gekoppeld met de 'drain'-electrode D^g van de transistor 30 in de geïntegreerde brugschakeling en de2e koppeling komt tot stand in de gexntegreede 20 implementatie door het electrisch geleidende element 163. Het is dus duidelijk, dat door gebruik te maken van de diverse electrode-elementen, gekoppeld zoals weergegeven in het schakelschema, de geïntegreerde circuitimplementatie de ruimte behoefte in het halfgeleidersubstraat vermindert en daardoor een hogere circuitsnelheid verschaft bij ver-25 minderde kosten.
De functie van de dioden, weergegeven als elementen 11-14 in fig. 1 is om stromen in de sperrichting te geleiden in de inrichtingen telkens wanneer negatieve spanningen worden aangelegd aan de 'drain' (bijvoorbeeld voor inductieve circuits).
30 De gemeenschappelijke 'source' verbinding S^q voor de N kanaal vermogens MOS inrichting 20 en S^g voor de N kanaal vermogens MOS inrichting30 wordt geïmplementeerd door de electroden 160 en 164 electrisch met elkaar te verbinden (niet-weergegeven in fig. 2, maar in fig. 1).
35 Bovenstaande beschrijving is bedoeld om de werking van de
voorkeursuitvoeringsvorm te illustreren en is niet bedoeld om de omvang van de uitvinding te beperken. Uit bovenstaande discussie zullen vele variaties voor een deskundige op dit vakgebied duidelijk worden. Bijvoorbeeld zou desgewenst de geïntegreerde brugschakeling volgens de uit-40 vinding kunnen worden geïmplementeerd met P kanaal vermogens MOS
- 7 9 . \ . λ .y ^ 7 ^ / V a V ^ * - 10 - inrichtingen, in welk geval de verschillende halfgeleidergebiedjes, weergegeven in fig. 2, van het tegengestelde type geleidbaarheid zullen zijn dan weergegeven in fig. 2.
5 ------ 8503435
Claims (5)
1. Geïntegreerde vermogens MOS brugschakeling, gekenmerkt door - een halfgeleidersubstraat (100); - een eerste vermogens MOS transistor (10) , geplaatst in het halfgeleidersubstraat en voorzien van een 'source'-gebied (116b, 116c, 116e, 5 116f), een 'drain1-gebied (116, 112, 112a) en een poortelectrode (G^, 135 - 137); - een tweede vermogens MOS transistor (20), geplaatst in het halfgeleidersubstraat (100) en voorzien van een 1 source1-gebied (115b, 115c, 115e, 115f), een 1drain1-gebied (115, 111, lila) en een poortelectrode (G^g, 10 131 - 133); waarbij een ’drain*-electrode (161, D^q) van de tweede vermogens MOS transistor (20) gekoppeld is met een 'source’-electrode (S1q) van de eerste vermogens MOS transistor (10); - een derde vermogens MOS transistor (30), geplaatst in het halfgeleidersubstraat (100) en voorzien van een 1 source'-gebied (117b, 117c, 15 117e, 117f), een ’drain'-gebied (117, 113, 113a) en een poort-electrode (G3Q, 142 - 144), waarbij een 'source’-electrode (S^, 164) van de derde vermogens MOS transistor (30) gekoppeld is met een 'source'-electrode (&2Q’ 160) van de tweede vermogens MOS transistor (20); - een vierde vermogens MOS transistor (40), geplaatst in het 20 halfgeleidersubstraat (100) en voorzien van een 'source’-gebied (116g, 116i, 116k, 1161), een 'drain’-gebied (116, 112, 112a) en een poort-electrode (Gjgf 138, 140), waarbij een 'source'-electrode (S4Q, 163) van de vierde vermogens MOS transistor (40) gekoppeld is met een 'drain'-electrode (D^q) / terwijl een 'drain'-electrode (D^, 162) van de 25 vierde vermogens MOS transistor (40) gekoppeld is met een 'drain'-electrode (D^q) van de eerste vermogens MOS transistor (10); en - een eerste, tweede, derde en vierde diode (11 - 14), geplaatst in het halfgeleidersubstraat (100), welke eerste diode (11) geschakeld is tussen het ’source’(116b, 116c, 116e, 116f)- en 'drain'(116, 112, 112a)- 30 gebied van de eerste vermogens MOS transistor (10), waarbij de tweede diode (12) geschakeld is tussen het 'source'(115b, 115c, 115e, 115f)-en 'drain*(115, lil, lila)-gebied van de tweede vermogens MOS transistor (20), terwijl de derde diode (13) geschakeld is tussen het 'source'(117b, 117c, 117e, 117f)- en het 'drain'(117, 113, 113a)-gebied van de derde 35 vermogens MOS transistor (30) en de vierde diode (14) geschakeld is tussen het 'source'(116g, 116i, 116k, 1161)- en het 'drain'(116, 112, 112a)-gebied van de vierde vermogens MOS transistor (40). .Λ «-r - ~ .*5 * : -"5 -Λ O 9 - 12 -
2. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de eerste, tweede, derde en vierde vermogens MOS transistoren (10, 20, 30, 40) elk een N kanaal vermogens MOS transistor is.
3. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de tweede en de derde vermogens MOS transistoren (20, 30) PN keerbaar zijn, geïsoleerd in het halfgeleidersubstraat (100).
4. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de eerste en de vierde vermogens MOS transistoren (10 resp. 40) 10 een gemeenschappelijk 'drain*-gebiedje (116, 112, 112a)"'bezitten, dat een PN keerlaag is, geïsoleerd in het halfgeleidersubstraat (100) van de derde en de tweede vermogens MOS transistoren (30, 20).
5. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de eerste, tweede, derde en vierde diode (11, 14) een
15 PN diode inrichting zijn, die elk een gebiedje (115a, 115d; 116a, 116d; 116g, 116j; 117a, 117d) bevatten in het halfgeleidersubstraat (100) als één van een P en N gebiedje van de PN diode inrichting, terwijl het 'drain'-gebiedje (115 - 117) van de eerste, tweede, derde en vierde vermogens MOS transistor (10, 20, 30, 40) de andere is van dat ene 20. of N gebiedje van de PN diode inrichting.
6. Geïntegreerde brugschakeling volgens conclusie 5, met het kenmerk, dat het gebiedje in het halfgeleidersubstraat een P gebiedje is, terwijl elk der 'drain'-gebiedjes van de eerste, tweede, derde en vierde vermogens MOS inrichtingen een N gebiedje is.
7. Werkwijze ter vervaaridiging van een verbeterde geïntegreerde brugschakeling, uitgevoerd in vermogens MOS-technologie, met het kenmerk, dat - uitgegaan wordt van een halfgeleidersubstraat; - een eerste vermogens MOS transistor gevormd wordt in het halfgeleider- 30 substraat met een 'source'-gebied, een 'drain'-gebied en een poort-elec- trode; - een tweede vermogens MOS transistor gevormd wordt in het halfgeleidersubstraat met een 'source'-gebied, een 'drain'-gebied en een poort-electro-de, waarbij een 'drain'-electrode van de tweede vermogens MOS transistor 35 gekoppeld wordt met een'source'-electrode van de eerste vermogens MOS transistor; - een derde vermogens MOS transistor gevormd wordt in het halfgeleidersubstraat met een 'source'-gebied, een 'drain'-gebied en een poort-elec-trode, waarbij een 'source'-electrode van de derde vermogens MOS tran- 40 sistor gekoppeld wordt met een 'source'-electrode van de tweede vermogens 8503433 - 13 - MOS transistor? - een vierde vermogens MOS transistor gevormd wordt in het halfgelei-dersubstraat met een 'source'-gebied, een ’drain'-gebied en een pcort-electrode, waarbij een 'source'-electrode van de vierde vermogens
5 MOS transistor gekoppeld wordt met een 'drain'-electrode van de derde vermogens MOS-transistor, terwijl een 'drain'-electrode van de vierde vermogens MOS transistor gekoppeld wordt met een 'drain'-electrode van de eerste vermogens MOS transistor? en - een eerste, tweede, derde en vierde diode gevormd worden in het 10 halfgeleidersubstraat, waarbij de eerste diode geschakeld wordt tussen het 'source'- en het 'drain'-gebied van de eerste vermogens MOS transistor, de tweede diode geschakeld wordt tussen het 'source'-en het 'drain'-gebied van de tweede vermogens MOS transistor, de derde diode geschakeld wordt tussen het 'source'- en het 'drain'-gebied 15 van de derde vermogens MOS transistor, terwijl de vierde diode geschakeld wordt tussen het 'source'- en het 'drain'-gebied van de vierde vermogens MOS transistor. 20 -------- 8S λ 4 ^ W V v -? ^ -J
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8424126A IT1213260B (it) | 1984-12-18 | 1984-12-18 | Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione. |
| IT2412684 | 1984-12-18 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8503485A true NL8503485A (nl) | 1986-07-16 |
| NL193784B NL193784B (nl) | 2000-06-05 |
| NL193784C NL193784C (nl) | 2000-10-06 |
Family
ID=11212104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8503485A NL193784C (nl) | 1984-12-18 | 1985-12-18 | Geïntegreerde brugschakeling, en werkwijze voor het vervaardigen daarvan. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4949142A (nl) |
| JP (1) | JPS61148881A (nl) |
| DE (1) | DE3544324C2 (nl) |
| FR (1) | FR2574992B1 (nl) |
| GB (1) | GB2168534B (nl) |
| IT (1) | IT1213260B (nl) |
| NL (1) | NL193784C (nl) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114279B2 (ja) * | 1988-01-06 | 1995-12-06 | 株式会社東芝 | 半導体装置 |
| GB2224160A (en) * | 1988-10-24 | 1990-04-25 | Marconi Instruments Ltd | Integrated semiconductor circuits |
| US5198688A (en) * | 1989-03-06 | 1993-03-30 | Fuji Electric Co., Ltd. | Semiconductor device provided with a conductivity modulation MISFET |
| JPH02270367A (ja) * | 1989-04-12 | 1990-11-05 | Hitachi Ltd | 半導体集積回路装置 |
| JP3057757B2 (ja) * | 1990-11-29 | 2000-07-04 | 日産自動車株式会社 | トランジスタ |
| DE69128936T2 (de) * | 1991-11-25 | 1998-07-16 | St Microelectronics Srl | Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten |
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| KR0127282B1 (ko) * | 1992-05-18 | 1998-04-02 | 도요다 요시또시 | 반도체 장치 |
| DE69207410T2 (de) * | 1992-09-18 | 1996-08-29 | Cons Ric Microelettronica | Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren |
| EP0657995B1 (en) | 1993-12-07 | 1999-10-13 | STMicroelectronics S.r.l. | Mixed typology output stage |
| JP2715941B2 (ja) * | 1994-10-31 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
| DE69624493T2 (de) * | 1996-12-09 | 2003-06-26 | St Microelectronics Srl | Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen |
| US6246557B1 (en) * | 1998-04-10 | 2001-06-12 | Texas Instruments Incorporated | Loss of ground protection for electronic relays |
| DE19946167C2 (de) * | 1999-09-27 | 2002-04-25 | Infineon Technologies Ag | Integrierte Halbbrückenschaltung |
| JP2006509360A (ja) * | 2002-12-10 | 2006-03-16 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積ハーフブリッジ電力回路 |
| JP4326835B2 (ja) * | 2003-05-20 | 2009-09-09 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法 |
| DE102007031490B4 (de) | 2007-07-06 | 2017-11-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleitermoduls |
| US7902608B2 (en) * | 2009-05-28 | 2011-03-08 | International Business Machines Corporation | Integrated circuit device with deep trench isolation regions for all inter-well and intra-well isolation and with a shared contact to a junction between adjacent device diffusion regions and an underlying floating well section |
| US8598655B1 (en) | 2012-08-03 | 2013-12-03 | Infineon Technologies Dresden Gmbh | Semiconductor device and method for manufacturing a semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA980012A (en) * | 1971-06-08 | 1975-12-16 | Ncr Corporation | Protective circuits |
| FR2143553B1 (nl) * | 1971-06-29 | 1974-05-31 | Sescosem | |
| US4546370A (en) * | 1979-02-15 | 1985-10-08 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
| US4288801A (en) * | 1979-05-30 | 1981-09-08 | Xerox Corporation | Monolithic HVMOSFET active switch array |
| DE3044444A1 (de) * | 1980-11-26 | 1982-06-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "monolithisch integrierte gleichrichter-brueckenschaltung" |
| JPS57162359A (en) * | 1981-03-30 | 1982-10-06 | Toshiba Corp | Semiconductor device |
| DE3400973A1 (de) * | 1984-01-13 | 1985-07-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Monolithisch integrierte gleichrichterbrueckenschaltung |
-
1984
- 1984-12-18 IT IT8424126A patent/IT1213260B/it active
-
1985
- 1985-09-06 US US06/773,316 patent/US4949142A/en not_active Expired - Lifetime
- 1985-12-12 GB GB08530656A patent/GB2168534B/en not_active Expired
- 1985-12-14 DE DE3544324A patent/DE3544324C2/de not_active Expired - Fee Related
- 1985-12-17 JP JP60286853A patent/JPS61148881A/ja active Pending
- 1985-12-17 FR FR858518709A patent/FR2574992B1/fr not_active Expired
- 1985-12-18 NL NL8503485A patent/NL193784C/nl not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3544324C2 (de) | 1997-09-25 |
| IT8424126A0 (it) | 1984-12-18 |
| NL193784B (nl) | 2000-06-05 |
| GB2168534B (en) | 1988-09-01 |
| IT1213260B (it) | 1989-12-14 |
| US4949142A (en) | 1990-08-14 |
| NL193784C (nl) | 2000-10-06 |
| GB2168534A (en) | 1986-06-18 |
| JPS61148881A (ja) | 1986-07-07 |
| DE3544324A1 (de) | 1986-06-19 |
| GB8530656D0 (en) | 1986-01-22 |
| FR2574992B1 (fr) | 1989-12-08 |
| FR2574992A1 (fr) | 1986-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8503485A (nl) | Geintegreerde brugschakeling met een vermogen mos en werkwijze ter vervaardiging ervan. | |
| EP1058318B1 (en) | Power semiconductor device having an edge termination structure comprising a voltage divider | |
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| US7868363B2 (en) | Semiconductor component arrangement comprising a trench transistor | |
| JP3382172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| US7999310B2 (en) | ACCUFET with Schottky source contact | |
| US5598029A (en) | Power supply wiring for semiconductor device | |
| US7436015B2 (en) | Driver for driving a load using a charge pump circuit | |
| JPH02246261A (ja) | コンデンサ構造とモノリシック電圧掛算器 | |
| JP2002525878A (ja) | 半導体装置 | |
| US5719429A (en) | High frequency/high output insulated gate semiconductor device with reduced and balanced gate resistance | |
| US20070075367A1 (en) | SOI semiconductor component with increased dielectric strength | |
| EP1038308B1 (en) | Lateral thin-film soi device | |
| US5491357A (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| JPS5943096B2 (ja) | 電力回路用スイツチ回路及びｍｏｓ集積スイツチ回路の製法 | |
| US7652316B2 (en) | Semiconductor transistor (DMOS) device for use as a power amplifier | |
| JP2679781B2 (ja) | 半導体装置 | |
| US4761679A (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| US5270566A (en) | Insulated gate semiconductor device | |
| JPH0846198A (ja) | 半導体装置 | |
| EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH0475657B2 (nl) | ||
| JPH0328836B2 (nl) | ||
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BA | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| V4 | Discontinued because of reaching the maximum lifetime of a patent |
Effective date: 20051218 |