NL193784C - Geïntegreerde brugschakeling, en werkwijze voor het vervaardigen daarvan. - Google Patents
Geïntegreerde brugschakeling, en werkwijze voor het vervaardigen daarvan. Download PDFInfo
- Publication number
- NL193784C NL193784C NL8503485A NL8503485A NL193784C NL 193784 C NL193784 C NL 193784C NL 8503485 A NL8503485 A NL 8503485A NL 8503485 A NL8503485 A NL 8503485A NL 193784 C NL193784 C NL 193784C
- Authority
- NL
- Netherlands
- Prior art keywords
- power mos
- region
- drain
- mos transistor
- supply
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 43
- 230000002441 reversible effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 239000010410 layer Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
1 193784
Geïntegreerde brugschakeling, en werkwijze voor het vervaardigen daarvan
De onderhavige uitvinding heeft betrekking op een op een halfgeleidersubstraat aangebrachte geïntegreerde vermogens-MOS brugschakeling.
5 Eer\dergelijke brugschakeling is bekend uit de Europese octrooiaanvrage 0.052.860. Deze publicatie beschrijft een in figuur 7 aldaar geïllustreerde monolitisch geïntegreerde brugschakeling, bestaande uit twee transistoren en twee diodes. Daarbij vormen de diodes de eerste en tweede tak van de brugschakeling, en vormen de transistoren, die elk een kanaal van het P-type hebben, de derde en vierde tak. De twee afvoeraansluitingen, van de twee transistoren zijn met elkaar verbonden. Van elke transistor is de poort 10 verbonden met de respectieve toevoer.
Brugschakelingen van diverse typen zijn in het verleden gebruikt in een aantal verschillende elektronische toepassingen. De brugschakeling van het algemene type, waarop de onderhavige brugschakeling volgens de uitvinding gericht is, wordt soms de H-brugschakeling genoemd. Deze klasse of type van schakeling is geschikt voor algemene toepassingen, waarbij snel geschakeld moet worden, zoals deze 15 nodig zijn bij voedingsbronnen, audio versterkers en kleine motorbesturingen. Uit het verleden is bekend een dergelijke klasse of type brugschakeling uit te voeren met vier discrete bi-polaire inrichtingen. Deze uitvoering heeft het nadeel gehad, dat ze voor vele toepassingen relatief langzaam was.
In een recenter verleden is deze klasse of type van brugschakeling uitgevoerd door vier discrete vermogensmetaaloxide halfgeleider (MOS) inrichtingen, tezamen verenigd op een enkelvoudig isolerend 20 type substraat. Echter de fabricage van deze brugschakeling van het algemene type door het gebruik van unipolaire (MOS) discrete inrichtingen verschaft geen efficiënt gebruik van beschikbare ruimte in een halfgeleider plaatje, hetgeen een nadeel is, dat eveneens gedeeld wordt door de uitvoering, waarbij gebruik gemaakt wordt van de vier discrete bipolaire inrichtingen.
De uit genoemde Europese octrooiaanvrage 0.052.860 bekende brugschakeling heeft, door toepassing 25 van integratie op een halfgeleidersubstraat, weliswaar een gereduceerd oppervlak, maar heeft slechts twee transistoren.
Het is een doel van de onderhavige uitvinding een uit vier MOS-transistoren bestaande brugschakeling te verschaffen, geïntegreerd op een enkel halfgeleidersubstraat, met een dusdanige configuratie, dat een ruimtebesparing op het substraat wordt bereikt alsmede een hogere circuitsnelheid.
30 Daartoe wordt een brugschakeling van het in de aanhef genoemde type volgens de onderhavige uitvinding gekenmerkt door: - een eerste vermogens MOS-transistor, geplaatst in het halfgeleidersubstraat en voorzien van een ”toevoer”-gebied, een ”afvoer”-gebied en een poortelektrode; - een tweede vermogens MOS-transistor, geplaatst in het halfgeleidersubstraat en voorzien van een 35 toevoergebied, een afvoergebied en eèn poortelektrode; waarbij een afvoerelektrode van de tweede vermogens MOS-transistor gekoppeld is met een toevoerelektrode van de eerste vermogens MOS-transistor; - een derde vermogens MOS-transistor, geplaatst in het halfgeleidersubstraat en voorzien van een toevoergebied, een afvoergebied en een poortelektrode, waarbij een toevoerelektrode van de derde 40 vermogens MOS-transistor gekoppeld is met een toevoerelektrode van de tweede vermogens MOS-transistor; - een vierde vermogens MOS-transistor, gepiaatst in het halfgeleidersubstraat en voorzien van een toevoergebied, een afvoergebied en een poortelektrode, waarbij een toevoerelektrode van de vierde vermogens MOS-transistor gekoppeld is met een afvoerelektrode, terwijl een afvoerelektrode van de vierde 45 vermogens MOS-transistor gekoppeld is met een afvoerelektrode van de eerste vermogens MOS-transistor; en - een eerste, tweede, derde en vierde diode, geplaatst in het halfgeleidersubstraat, welke eerste diode geschakeld is tussen het toevoer- en afvoergebied van de eerste vermogens MOS-transistor, waarbij de tweede diode geschakeld is tussen het toevoer- en het afvoergebied van de tweede vermogens MOS- 50 transistor, terwijl de derde diode geschakeld is tussen het toevoer- en afvoergebied van de derde vermogens MOS-transistor en de vierde diode geschakeld is tussen het toevoer- en afvoergebied van de vierde vermogens MOS-transistor.
De uitvinding heeft voorts betrekking op een werkwijze ter vervaardiging van een verbeterde geïntegreerde brugschakeling, uitgevoerd in vermogens MOS-technologie, met het kenmerk, dat 55 - uitgegaan wordt van een halfgeleidersubstraat; - een eerste vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoergebied, een afvoergebied en een poortelektrode; 193784 2 - een tweede vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoer-gebied, en afvoergebied en een poortelektrode, waarbij een afvoerelektrode van de tweede vermogens MOS-transistor gekoppeld wordt met een toevoerelektrode van de eerste vermogens MOS-transistor; - een derde vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoergebied, 5 een afvoergebied en een poortelektrode, waarbij een toevoerelektrode van de derde vermogens MOS- transistor gekoppeld wordt met een toevoerelektrode van de tweede vermogens MOS-transistor; - een vierde vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoergebied, een afvoergebied en een poortelektrode, waarbij een toevoerelektrode van de vierde vermogens MOS-transistor gekoppeld wordt met een afvoerelektrode van de derde vermogens MOS-transistor, terwijl een 10 afvoerelektrode van de vierde vermogens MOS-transistor gekoppeld wordt met een afvoerelektrode van de eerste vermogens MOS-transistor; en - een eerste, tweede, derde en vierde diode gevormd worden in het halfgeleidersubstraat, waarbij de eerste diode geschakeld wordt tussen het toevoer- en het afvoergebied van de eerste vermogens MOS-transistor, de tweede diode geschakeld wordt tussen het toevoer- en het afvoergebied van de tweede 15 vermogens MOS-transistor, de derde diode geschakeld wordt tussen het toevoer- en het afvoergebied van de derde vermogens MOS-transistor, terwijl de vierde diode geschakeld wordt tussen het toevoer- en het afvoergebied van de vierde vermogens MOS-transistor.
Andere oogmerken, eigenschappen en voordelen van de uitvinding zullen duidelijk worden uit de volgende, 20 meer gedetailleerde beschrijving van de voorkeursuitvoeringsvorm van de uitvinding, zoals geïllustreerd in de tekeningen.
Figuur 1 toont een schema van een geïntegreerde brugschakeling volgens de uitvinding, bij voorkeur uitgevoerd in N-kanaal, vermogen, metaaloxide-halfgeleider (MOS) technologie; en figuur 2 toont een doorsnede van een gedeelte van een halfgeleidersubstraat, waarin zijn uitgezet 25 diverse P- en N-type halfgeleider gebieden en elastisch geleidende en isolerende oppervlaktelagen of gebieden, die de geïntegreerde brugschakeling van figuur 1 in N-kanaal, vermogen, metaaloxide-halfgeleider (MOS) technologie implementeren.
Onder verwijzing thans naar figuur 1 wordt daarin een schema gegeven van de geïntegreerde brug-30 schakeling. De schakeling omvat bij voorkeur N-kanaal vermogens MOS-transistoren 10, 20, 30 en 40, die binnen met stippellijnen aangegeven blokken geplaatst zijn. De afvoerelektrode D10 van de transistor 10 is gekoppeld met de afvoerelektrode D40 van de transistor 40. Deze tweede afvoerelektroden zijn geschakeld of gekoppeld met een gemeenschappelijke aansluitklem, zoals weergegeven. De toevoerelektrode S10 van de transistor 10 is gekoppeld met de afvoerelektrode D20 van de transistor 20. Deze twee elektroden S10 en 35 D20 zijn geschakeld of gekoppeld met een gemeenschappelijke aansluitklem, zoals weergegeven. De toevoerelektrode S40 van de transistor 40 is gekoppeld met de afvoerelektrode D30 van de transistor 30. Deze twee elektroden S40 en D30 zijn geschakeld of gekoppeld met een gemeenschappelijke aansluitklem, zoals weergegeven. De toevoerelektrode S30 van de transistor 30 is gekoppeld met de toevoerelektrode S20 van de transistor 20. Deze twee toevoerelektroden zijn geschakeld of gekoppeld met een gemeenschappe-40 lijke aansluitklem, zoals weergegeven. De diode 11 is geschakeld tussen de toevoerelektrode S10 en de afvoerelektrode D10 van de transistor 10, waarbij de anode van de diode 11 gekoppeld is met de toevoerelektrode S10, terwijl de kathode van de diode 11 gekoppeld is met de afvoerelektrode D10. Diode 12 is geschakeld tussen de afvoerelektrode D20 en de toevoerelektrode S20 van de transistor 20, waarbij de anode van de diode 12 gekoppeld is met de toevoerelektrode S20, terwijl de kathode van de diode 12 45 gekoppeld is met de afvoerelektrode D20. De diode 13 is geschakeld tussen de afvoerelektrode D30 en de toevoerelektrode S30, waarbij de anode van de diode is gekoppeld is met de toevoer elektrode S30, terwijl de kathode van de diode 13 gekoppeld is met de afvoerelektrode D30. De diode 14 is geschakeld tussen de afvoerelektrode D40 en de toevoerelektrode S40 van de transistor 40, waarbij de anode van de diode 14 gekoppeld is met de toevoerelektrode S40, terwijl de kathode van de diode 14 gekoppeld is met de 50 afvoerelektrode D40.
Onder verwijzing thans naar figuur 2, wordt daarin de doorsnede weergegeven voor de implementatie van de geïntegreerde brugschakeling van figuur 1. Het halfgeleidersubstraat 100 bezit een P-gebied 110, dat zich uitstrekt naar een eerste oppervlak 105 van het substraat 100 als P+-gebiedjes 110a, 110b, 110c en 110d. Bij voorkeur is het P-gebiedje 110 een startend P-type substraatgebiedje voorafgaande aan de bij 55 voorkeur epitaxiale groei van een N-type gebied daarop, waarbij de P+ (”sinker”-type) gebiedjes 110a, 110b, 110c en 110d gevormd worden vanaf de bovenzijde of vanaf zowel de bovenzijde als de onderzijde door diffusietechnieken. De P+-gebiedjes 110a, 110b, 110c en 110d tezamen met het onderliggende 3 193784 verbindings P-gebiedje 110 verschatten een effectieve keerlaag isolatiegebiedje voor de N-type gebiedjes, gelegen binnen de begrenzingen van de gecombineerde P+- en P-isolatiegebiedjes. In het substraat 100 zijn N+ gebiedjes 111, 112 en 113 ingebed. Dit zijn afvoergebiedjes en bij voorkeur gevormd door diffusie-of ionenimplantatietechnieken. Het N+ gebiedje 111 strekt zich uit naar het eerste oppervlak 105 van het 5 substraat 100 door middel van een (”sinker”-type)N+ gebiedje 111a. Het verlengde N+ gebiedje 112 strekt zich uit naar het substraat oppervlak 105 door middel van een (”sinker”-type) gebiedje 112a. Het N+ gebiedje 113 strekt zich uit naar het substraat oppervlak 105 door middel van een ("sinker”-type) N+ gebiedje 113a. De onderste geleidbaarheid N-afvoergebiedjes 115-117 zijn bij voorkeur gevormd door epitaxiale groei van een N- gebiedje op het P-isolatiegebiedje 110 na de vorming van de N+ gebiedjes 10 111-113 in het P-gebiedje 110. Het N- gebiedje 115 is in het algemeen aangebracht tussen het N+ gebiedje 111 en het substraat oppervlak 105, het N- gebiedje 116 is in het algemeen aangebracht tussen het N+ gebiedje 112 en het substraat oppervlak 105, en het N- gebiedje 117 is in het algemeen aangebracht tussen het N+ gebiedje 113 en het substraat oppervlak 105.
Het N+ gebiedje 112a is bij voorkeur in het middengedeelte van het N- gebiedje 116. In het N- gebiedje 15 115 en bij voorkeur gevormd door diffusietechnieken zijn P-kanaaltype gebiedjes 115a en 115d ingebed, waarvan gedeelten zich uitstrekken naar het substraatoppervlak 105. In het P-kanaalgebiedje 115a en bij voorkeur gevormd door diffusie- of ionenimplantatie zijn N+ toevoergebiedjes 115b en 115c ingebed, waarvan gedeelten zich uitstrekken naar het substraatoppervlak 105. In het P-gebiedje 115d en bij voorkeur gevormd door diffusie of ionenimplantatie zijn N+ toevoergebiedjes 115e en 115f ingebed, waarvan 20 gedeelten zich uitstrekken naar het substraatoppervlak 105. In het N- gebiedje 116 zijn P-kanaaltype gebiedjes 116a, 116d, 116c en 116j en bij voorkeur gevormd door diffusie of ionenimplantatie ingebed, die zich uitstrekken naar het halfgeleideroppervlak 105. In de P-kanaalgebiedjes 116a en 116d zijn ingebed N+ toevoergebiedjes 116b en 116c en N+ toevoergebiedjes 116f en 116e bij voorkeur gevormd door diffusie of ionenimplantatie, die zich uitstrekken naar het halfgeleideroppervlak 105. In de P-kanaalgebiedjes 116g en 25 116j zijn respectievelijk ingebed N+ toevoergebiedjes 116i en 116a en N+ toevoergebiedjes 1161 en 116k bij voorkeur gevormd door diffusie of ionenimplantatie, waarvan gedeelten zich uitstrekken naar het substraatoppervlak 105.
In het N- afvoergebiedje 117 zijn P-kanaaltypegebiedjes 117a en 117d ingebed, bij voorkeur gevormd door diffusie of ionenimplantatie en voorzien van gedeelten die zich uitstrekken naar het substraatoppervlak 30 105. In het P-kanaalgebiedje 117a zijn N+ toevoergebiedjes 117b en 117c ingebed, bij voorkeur gevormd door diffusie of ionenimplantatie en voorzien van gedeelten die zich uitstrekken naar het substraatoppervlak 105. In het P-kanaalgebiedje 117d zijn N+ toevoergebiedjes 117e en 117f ingebed, bij voorkeur gevormd door diffusie of ionenimplantatie en voorzien van gedeelten, die zich uitstrekken naar het halfgeleideroppervlak 105.
35 Op het substraat oppervlak 105 zijn een aantal isolatie (zoals siliciumdioxide etc.) gebiedjes of lagen 120 t/m 129,180 en 181 gedeponeerd of gevormd.
Een eerste reeks elektrisch geleidende elektroden of gebiedjes 130 t/m 145 zijn ingebed of in contact met hun respectieve isolerende lagen of gebiedjes 120 t/m 129, 180 en 181. De elektrisch geleidende gebiedjes 130 en 131 zijn ingebed in het isolerende gebiedje 120; het elektrisch geleidende gebiedje 132 is 40 ingebed in het isolerende gebiedje 121; het elektrisch geleidende gebiedje 133 is ingebed in het isolerende gebiedje 122; de elektrisch geleidende gebiedjes 134 en 135 zijn ingebed in het isolerende gebiedje 123; het elektrisch geleidende gebiedje 136 is ingebed in het isolerende gebiedje 124; het elektrisch geleidende gebiedje 137 is ingebed in het isolerende gebiedje 125; het elektrisch geleidende gebiedje 138 is ingebed in het isolerende gebiedje 126; het elektrisch geleidende gebiedje 139 is ingebed in het isolerende gebiedje 45 127; de elektrisch geleidende gebiedjes 140 en 141 zijn ingebed in het isolerende gebiedje 128; het elektrisch geleidende gebiedje 142 is ingebed in het isolerende gebiedje 129; het elektrisch geleidende gebiedje 143 is ingebed in het isolerende gebiedje 180; en de elektrisch geleidende gebiedjes 144 en 145 zijn ingebed in het isolerende gebiedje 181. Bij voorkeur zijn de elektrisch geleidende gebiedjes 130-145 gedoteerde polysilicium-gebiedjes.
50 Een tweede reeks elektrisch geleidende gebiedjes 160 t/m 164 worden in het algemeen aangebracht over en/of in contact met de isolerende gebiedjes 120-131 en deze, bij voorkeur metalen (nl. aluminium of aluminiumlegering) geleidende gebiedjes 160-164 strekken zich uit op geselecteerde plaatsen of posities, naar het substraatoppervlak 105. Het elektrisch geleidende gebiedje 160 grenst aan de isolerende gebiedjes 120-122, ligt over het elektrisch geleidende gebiedje 132, en is in elektrisch kortsluitcontact met het 55 P-kanaalgebiedje 115a en de bijbehorende N+ toevoergebiedjes 115b en 115c en ook het P-kanaalgebiedje 115d en bijbehorende N+ toevoergebiedjes 115e en 115f. Het elektrisch geleidende gebiedje 161 grenst aan het isolerende gebiedje 122 en de isolerende gebiedjes 123-125 en is in elektrisch contact met het N+ 193784 4 gebiedje 111a, alsmede in elektrisch kortsluitcontact met het P-kanaalgebiedje 116a en de bijbehorende N+ toevoergebiedjes 116b en 116c, en is in elektrisch kortsluitcontact met het P-kanaalgebiedje 116d en de bijbehorende N+ toevoergebiedjes 116e en 116f. Het elektrisch geleidende gebiedje 162 grenst aan de isolerende gebiedjes 125 en 126 en verschaft een elektrisch contact met het N+ gebiedje 112a, dat 5 elektrisch in contact is met en deel is van het N+ afvoergedeelte) gebiedje 112. Het elektrisch geleidende gebiedje 163 grenst aan de isolerende gebiedjes 126-129, en verschaft een elektrisch kortsluitcontact met het P-kanaalgebiedje 116g en de bijbehorende N+ toevoergebiedjes 116h en 116i. Het elektrisch geleidende gebiedje 163 verschaft eveneens een elektrisch kortsluitcontact met het P-kanaalgebiedje 116j en de bijbehorende N+ toevoergebiedjes 116k en 1161 en maakt voorts elektrisch contact met het N+ gebiedje 10 116a, dat in elektrisch contact is met en deel is van het N+ (afvoergedeelte) gebiedje 113. Het elektrisch geleidende gebiedje 164 grenst aan de isolerende gebiedjes 129, 180 en 181 en verschaft een elektrisch kortsluitcontact met het P-kanaalgebiedje 117a en de bijbehorende N+ toevoergebiedjes 117b en 117c. Het elektrisch geleidende gebiedje 164 verschaft eveneens een elektrisch kortsluitcontact met het P-kanaalgebiedje 117d en de bijbehorende N+ toevoergebiedjes 117d en 117e.
15 Het elektrisch geleidende gebiedje 130 is gelegen over het P+ isolatiegedeelte gebiedje 110a; het elektrisch geleidende gebiedje 134 is op soortgelijke wijze gelegen boven het P+ isolatiedeelgebiedje 110b; het elektrisch geleidende gebiedje 141 is gelegen over het P-ι- isolatiedeelgebiedje 110c; en het elektrisch geleidende gebiedje 145 is gelegen over het P+ isolatiedeelgebiedje 110d.
In de geopenbaarde uitvoeringsvorm van figuur 2 onder gelijktijdige beschouwing van figuur 1, omvat 20 elektrode G20 de elektrisch geleidende elektroden of gebiedjes 131-133, die in de figuur elektrisch met elkaar verbonden zijn (zie figuur 2, terwijl elektrode S20 het elektrisch geleidende gebiedje 160 omvat, dat in elektrisch kortsluitcontact is met de N+ toevoergebiedjes 115b en 115c (en het bijbehorende P-kanaalgebiedje 115a) en met de N+ toevoergebiedjes 115e en 115f (en het bijbehorende P-kanaalgebiedje 115d). Elektrode D20=S10 omvat het elektrisch geleidende gebiedje of elektrode 161. De 25 elektrode G10 omvat de elektrisch geleidende elektroden of gebiedjes 135-137. De elektroden D10=D40 omvat de elektrisch geleidende elektrode of gebiedjes 162. De elektrode G40 omvat de elektrisch geleidende elektrode of gebiedjes 138-140. Elektrode S40=D30 omvat de elektrisch geleidende elektrode of gebiedje 163. Elektrode G30 omvat de elektrisch geleidende elektroden of gebiedjes 142-144, terwijl elektrode S30 de elektrisch geleidende elektrode of gebiedje 164 omvat.
30 De elektroden 131-133 fungeren als gedoteerde polysilicium poorttype elektroden ter vorming van een N-kanaal over hun respectieve onder gelegen kanaalgebiedjes. Voor de in figuur 1 weergegeven N-kanaal vermogens MOS-inrichting 20 bestaat de in figuur 2 weergegeven equivalente inrichting uit de poort-elektroden 131-133, de beide stellen N+ toevoergebiedjes 115d, 115c en 115e, 115f, de P-kanaalgebiedjes 115a, 115d; de N-type afvoergebiedjes samengesteld uit N- gebiedje 115 en N+ gebiedjes 111 en 111a, 35 waarbij het elektrisch contact met de N-type afvoergebiedjes verkregen wordt door middel van de elektrode 161 en de N+ gebiedjes 111a en 111; terwijl het elektrisch contact met de N+ toevoergebiedjes van deze inrichting verschaft worden door de kortsluitende elektrisch contact makende elektrode 160.
Op soortgelijke wijze is de N-kanaalvermogens MOS-inrichting 10 van figuur 1 in figuur 2 weergegeven als bestaande uit de poortelektroden 135-137, de twee stellen N+ toevoergebiedjes 116b, 116c en 116e, 40 116f; de P kanaalgebiedjes 116a en 116d; de N type afvoergebiedjes bestaande uit N- gebiedje 116 en N+ gebiedje 112 en 112a, waarbij het elektrische contact met de N+ toevoergebiedjes verschaft wordt door middel van de elektrode 162 en de N+ gebiedjes 112a en 112; terwijl het elektrische contact met de N+ toevoergebiedjes van deze inrichting verschaft wordt door de kortsluitende elektrische contactelektroden 161. Opgemerkt dient te worden als belangrijke eigenschap en voordeel van deze geïntegreerde brug-45 schakeling en structuur, dat het N+ gebiedje 112a en het er onder gelegen N+ gebiedje 112 gemeenschappelijk zijn voor zowel de N kanaal vermogens MOS-inrichting 10 als 40. Aldus zijn de N type afvoergebiedjes van de N kanaal vermogens MOS-inrichtingen 10 en 40 gemeenschappelijk en is de elektrode 162 een gemeenschappelijke elektrisch contactelektrode voor de gemeenschappelijke afvoergebiedjes van de N kanaal vermogens MOS-inrichtingen 10 en 40.
50 Op soortgelijke wijze zijn de diverse elektroden en gebiedjes hierboven beschreven voor de N kanaal vermogens MOS-inrichtingen 10 en 20 soortgelijk - met uitzondering van de verwijzingscijfers - aan de diverse elektroden en gebiedjes voor de N kanaal vermogens MOS-inrichtingen 30 en 40.
Met betrekking tot de vier dioden 11-14 (weergegeven in figuur 1) resp. gekoppeld met de toevoer- en afvoergebiedjes van de N kanaal vermogens MOS-inrichtingen 10, 20, 30 en 40, worden deze diode-55 inrichtingen gevormd door het P gebiedje (115a, 115d), (116a, 116d), (116g, 116j), (117a, 117d) (als de gemeenschappelijke anode voor elk van de vier dioden) en verschaft het betreffende N type afvoergebiedje (115-117) voor elke N kanaal vermogens MOS-inrichting 10, 20, 30 en 40 de kathode van elk der vier
Claims (10)
- 5 193784 dioden. Het P gebiedje 110 heeft een elektrisch contact daarmee (niet weergegeven) ter verschaffing van een middel voor contact maken met dit P gebiedje. Nogmaals onder verwijzing naar figuur 1 zijn verschillende elektroden van de N kanaal vermogens MOS-transistoren met elkaar gekoppeld onder vorming van de geïntegreerde brugschakeling volgens de 5 uitvinding. Bij vergelijking van figuur 1 met figuur 2 ziet men dat de afvoerelektrode van de transistor 20 gekoppeld is met de toevoerelektrode S10 van de transistor 10, en dat deze koppeling tot stand gebracht wordt in de geïntegreerde schakelingimplementatie van figuur 2 door het elektrisch geleidende gebiedje 161. Op soortgelijke wijze is de afvoerelektrode D10 van de transistor 10 gekoppeld met de afvoerelektrode van de transistor 40 in de geïntegreerde brugschakeling en deze koppeling wordt bewerkstelligd in de 10 geïntegreerde uitvoering van figuur 2 door het elektrisch geleidende gebiedje 162 met het gemeenschappelijke N+ gebiedje 112a, het gemeenschappelijke N+ gebiedje 112 en de bijbehorende N- afvoergebiedjes. De toevoerelektrode S40 van de transistor 40 is gekoppeld met de afvoerelektrode D30 van de transistor 30 in de geïntegreerde brugschakeling en deze koppeling komt tot stand in de geïntregreerde implementatie door het elektrisch geleidende element 163. Het is dus duidelijk, dat door gebruik te maken van de diverse 15 elektrode-elementen, gekoppeld zoals weergegeven in het schakelschema, de geïntegreerde circuitimple-mentatie de ruimtebehoefte in het halfgeleidersubstraat vermindert en daardoor een hogere circuitsnelheid verschaft bij verminderde kosten. De functie van de dioden, weergegeven als elementen 11-14 in figuur 1 is om stromen in de sperrichting te geleiden in de inrichtingen telkens wanneer negatieve spanningen worden aangelegd aan de afvoer 20 (bijvoorbeeld voor inductieve circuits). De gemeenschappelijke toevoerverbinding S20 voor de N kanaal vermogens MOS-inrichting 20 en S30 voor de N kanaal vermogens MOS-inrichting 30 wordt geïmplementeerd door de elektroden 160 en 164 elektrisch met elkaar te verbinden (niet-weergegeven in figuur 2, maar in figuur 1). Uit bovenstaande discussie zullen vele variaties voor een deskundige op dit vakgebied duidelijk worden.
- 25 Bijvoorbeeld zou desgewenst de geïntegreerde brugschakeling volgens de uitvinding kunnen worden geïmplementeerd met P kanaal vermogens MOS-inrichtingen, in welk geval de verschillende halfgeleider-gebiedjes, weergegeven in figuur 2, van het tegengestelde type geleidbaarheid zullen zijn dan weergegeven in figuur 2. 30
- 1. Op een halfgeleidersubstraat aangebrachte geïntegreerde vermogens-MOS brugschakeling, gekenmerkt door: 35. een eerste vermogens MOS-transistor (10), geplaatst in het halfgeleidersubstraat en voorzien van een toevoergebied (116b, 116c, 116e, 116f), een afvoergebied (116,112, 112a) en een poortelektrode (G10, 135-137); - een tweede vermogens MOS-transistor (20), geplaatst in het halfgeleidersubstraat (100) en voorzien van een toevoergebied (115b, 115c, 115e, 115f), een afvoergebied (115,111,111a) en een poort- 40 elektrode (G20,131-133); waarbij een afvoerelektrode (161, D20) van de tweede vermogens MOS-transistor (20) gekoppeld is met een toevoerelektrode (S10) van de eerste vermogens MOS-transistor (10); - een derde vermogens MOS-transistor (30), geplaatst in het halfgeleidersubstraat (100) en voorzien van ! een toevoergebied (117b, 117c, 117e, 117f), een afvoergebied (117, 113, 113a) en een poortelektrode 45 (G30, 142-144), waarbij een toevoerelektrode (S^,. 164) van de derde vermogens MOS-transistor (30) gekoppeld is met een toevoerelektrode (S20, 160) van de tweede vermogens MOS-transistor (20); - een vierde vermogens MOS-transistor (40), geplaatst in het halfgeleidersubstraat (100) en voorzien van een toevoergebied (116g, 116i, 116k, 1161) een afvoergebied (116, 112,112a) en een poortelektrode (G40,138,140) waarbij een toevoerelektrode (S40, 163) van de vierde vermogens MOS-transistor (40) 50 gekoppeld is met een afvoerelektrode (Dgo), terwijl een afvoerelektrode (D40, 162) van de vierde vermogens MOS-transistor (40) gekoppeld is met een afvoerelektrode (D10) van de eerste vermogens MOS-transistor (10); en - een eerste, tweede, derde en vierde diode (11-14), geplaatst in het halfgeleidersubstraat (100), welke eerste diode (11) geschakeld is tussen het toevoer (116b, 116c, 116e, 116f)- en afvoer (116,112, 55 112a)-gebied van de eerste vermogens MOS-transistor (10), waarbij de tweede diode (12) geschakeld is tussen het toevoer (115b, 115c, 115e, 115f)- en afvoer (115,111,111a)-gebied van de tweede vermogens MOS-transistor (20), terwijl de derde diode (13) geschakeld is tussen het toevoer (117b, 193784 6 117c, 117e, 117f)- en het afvoer (117, 113, 113a)-gebied van de derde vermogens MOS-transistor (30) en de vierde diode (14) geschakeld is tussen het toevoer (116g, 1l6i, 116k, 1161)- en het afvoer (116, 112,112a)-gebied van de vierde vermogens MOS-transistor (40).
- 2. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de eerste, tweede, derde en 5 vierde vermogens MOS-transistoren (10, 20, 30, 40) elk een N kanaal vermogens MOS-transistor is.
- 3. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de tweede en de derde vermogens MOS-transistoren (20, 30) PN keerbaar zijn, geïsoleerd in het halfgeleidersubstraat (100).
- 4. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de eerste en de vierde vermogens MOS-transistoren (10 resp. 40) een gemeenschappelijk afvoergebiedje (116, 112, 112a) 10 bezitten, dat een PN keerlaag is, geïsoleerd in het halfgeleidersubstraat (100) van de derde en de tweede vermogens MOS-transistoren (30, 20).
- 5. Geïntegreerde brugschakeling volgens conclusie 1, met het kenmerk, dat de eerste, tweede, derde en vierde diode (11, 14) een PN diode-inrichting zijn, die elk een gebiedje (115a, 115d; 116a, 116d; 116g, 116j; 117a, 117d) bevatten in het halfgeleidersubstraat (100) als één van een P en N gebiedje van de PN 15 diode-inrichting, terwijl het afvoergebiedje (115-117) van de eerste, tweede, derde en vierde vermogens MOS-transistor (10, 20, 30, 40) de andere is van dat ene P of N gebiedje van de PN diode-inrichting.
- 6. Geïntegreerde brugschakeling volgens conclusie 5, met het kenmerk, dat het gebiedje in het halfgeleidersubstraat een P gebiedje is, terwijl elk der afvoergebiedjes van de eerste, tweede, derde en vierde vermogens MOS-inrichtingen een N gebiedje is.
- 7. Werkwijze ter vervaardiging van een op een halfgeleidersubstraat aangebrachte geïntegreerde vermogens-MOS-brugschakeling, met het kenmerk, dat - uitgegaan wordt van een halfgeleidersubstraat; - een eerste vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoer-gebied, een afvoergebied en een poortelektrode; 25. een tweede vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoer- gebied, een afvoergebied en een poortelektrode, waarbij afvoerelektrode van de tweede vermogens MOS-transistor gekoppeld wordt met een toevoerelektrode van de eerste vermogens MOS-transistor; - een derde vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoer-gebied, een afvoergebied en een poortelektrode, waarbij een toevoerelektrode van de derde vermogens
- 30 MOS-transistor gekoppeld wordt met een toevoerelektrode van de tweede vermogens MOS-transistor; - een vierde vermogens MOS-transistor gevormd wordt in het halfgeleidersubstraat met een toevoer-gebied, een afvoergebied en een poortelektrode, waarbij een toevoerelektrode van de vierde vermogens MOS-transistor gekoppeld wordt met een afvoerelektrode van de derde vermogens MOS-transistor, terwijl een afvoerelektrode van de vierde vermogens MOS-transistor gekoppeld wordt met een afvoer- 35 elektrode van de eerste vermogens MOS-transistor; en - een eerste, tweede, derde en vierde diode gevormd worden in het halfgeleidersubstraat, waarbij de eerste diode geschakeld wordt tussen het toevoer- en het afvoergebied van de eerste vermogens MOS-transistor, de tweede diode geschakeld wordt tussen het toevoer- en het afvoergebied van de tweede vermogens MOS-transistor, de derde diode geschakeld wordt tussen het toevoer- en het 40 afvoergebied van de derde vermogens MOS-transistor, terwijl de vierde diode geschakeld wordt tussen het toevoer- en het afvoergebied van de vierde vermogens MOS-transistor. Hierbij 2 bladen tekening
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT8424126A IT1213260B (it) | 1984-12-18 | 1984-12-18 | Circuito a ponte di transistori mos di potenza a canale n integrato eprocedimento per la sua fabbricazione. |
| IT2412684 | 1984-12-18 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| NL8503485A NL8503485A (nl) | 1986-07-16 |
| NL193784B NL193784B (nl) | 2000-06-05 |
| NL193784C true NL193784C (nl) | 2000-10-06 |
Family
ID=11212104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8503485A NL193784C (nl) | 1984-12-18 | 1985-12-18 | Geïntegreerde brugschakeling, en werkwijze voor het vervaardigen daarvan. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4949142A (nl) |
| JP (1) | JPS61148881A (nl) |
| DE (1) | DE3544324C2 (nl) |
| FR (1) | FR2574992B1 (nl) |
| GB (1) | GB2168534B (nl) |
| IT (1) | IT1213260B (nl) |
| NL (1) | NL193784C (nl) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114279B2 (ja) * | 1988-01-06 | 1995-12-06 | 株式会社東芝 | 半導体装置 |
| GB2224160A (en) * | 1988-10-24 | 1990-04-25 | Marconi Instruments Ltd | Integrated semiconductor circuits |
| US5198688A (en) * | 1989-03-06 | 1993-03-30 | Fuji Electric Co., Ltd. | Semiconductor device provided with a conductivity modulation MISFET |
| JPH02270367A (ja) * | 1989-04-12 | 1990-11-05 | Hitachi Ltd | 半導体集積回路装置 |
| JP3057757B2 (ja) * | 1990-11-29 | 2000-07-04 | 日産自動車株式会社 | トランジスタ |
| DE69128936T2 (de) * | 1991-11-25 | 1998-07-16 | St Microelectronics Srl | Hochstrom-MOS-Transistor enthaltende integrierte Brückenstruktur mit optimierten Übertragungsleistungsverlusten |
| US5640034A (en) * | 1992-05-18 | 1997-06-17 | Texas Instruments Incorporated | Top-drain trench based resurf DMOS transistor structure |
| KR0127282B1 (ko) * | 1992-05-18 | 1998-04-02 | 도요다 요시또시 | 반도체 장치 |
| DE69207410T2 (de) * | 1992-09-18 | 1996-08-29 | Cons Ric Microelettronica | Monolithisch integrierte Brückenschaltung mit Transistoren und entsprechendes Herstellungsverfahren |
| DE69326771T2 (de) | 1993-12-07 | 2000-03-02 | St Microelectronics Srl | Ausgangstufe mit Transistoren von unterschiedlichem Typ |
| JP2715941B2 (ja) * | 1994-10-31 | 1998-02-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5665988A (en) * | 1995-02-09 | 1997-09-09 | Fuji Electric Co., Ltd. | Conductivity-modulation semiconductor |
| DE69624493T2 (de) * | 1996-12-09 | 2003-06-26 | St Microelectronics Srl | Vorrichtung und Verfahren zur Unterdrückung von parasitären Effekten in einer integrierten Schaltung mit pn-Isolationszonen |
| US6246557B1 (en) * | 1998-04-10 | 2001-06-12 | Texas Instruments Incorporated | Loss of ground protection for electronic relays |
| DE19946167C2 (de) * | 1999-09-27 | 2002-04-25 | Infineon Technologies Ag | Integrierte Halbbrückenschaltung |
| CN1723601A (zh) * | 2002-12-10 | 2006-01-18 | 皇家飞利浦电子股份有限公司 | 集成的半桥功率电路 |
| JP4326835B2 (ja) * | 2003-05-20 | 2009-09-09 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法 |
| DE102007031490B4 (de) | 2007-07-06 | 2017-11-16 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleitermoduls |
| US7902608B2 (en) * | 2009-05-28 | 2011-03-08 | International Business Machines Corporation | Integrated circuit device with deep trench isolation regions for all inter-well and intra-well isolation and with a shared contact to a junction between adjacent device diffusion regions and an underlying floating well section |
| US8598655B1 (en) | 2012-08-03 | 2013-12-03 | Infineon Technologies Dresden Gmbh | Semiconductor device and method for manufacturing a semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA980012A (en) * | 1971-06-08 | 1975-12-16 | Ncr Corporation | Protective circuits |
| FR2143553B1 (nl) * | 1971-06-29 | 1974-05-31 | Sescosem | |
| US4546370A (en) * | 1979-02-15 | 1985-10-08 | Texas Instruments Incorporated | Monolithic integration of logic, control and high voltage interface circuitry |
| US4288801A (en) * | 1979-05-30 | 1981-09-08 | Xerox Corporation | Monolithic HVMOSFET active switch array |
| DE3044444A1 (de) * | 1980-11-26 | 1982-06-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | "monolithisch integrierte gleichrichter-brueckenschaltung" |
| JPS57162359A (en) * | 1981-03-30 | 1982-10-06 | Toshiba Corp | Semiconductor device |
| DE3400973A1 (de) * | 1984-01-13 | 1985-07-18 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Monolithisch integrierte gleichrichterbrueckenschaltung |
-
1984
- 1984-12-18 IT IT8424126A patent/IT1213260B/it active
-
1985
- 1985-09-06 US US06/773,316 patent/US4949142A/en not_active Expired - Lifetime
- 1985-12-12 GB GB08530656A patent/GB2168534B/en not_active Expired
- 1985-12-14 DE DE3544324A patent/DE3544324C2/de not_active Expired - Fee Related
- 1985-12-17 FR FR858518709A patent/FR2574992B1/fr not_active Expired
- 1985-12-17 JP JP60286853A patent/JPS61148881A/ja active Pending
- 1985-12-18 NL NL8503485A patent/NL193784C/nl not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61148881A (ja) | 1986-07-07 |
| NL8503485A (nl) | 1986-07-16 |
| GB2168534A (en) | 1986-06-18 |
| IT8424126A0 (it) | 1984-12-18 |
| US4949142A (en) | 1990-08-14 |
| IT1213260B (it) | 1989-12-14 |
| NL193784B (nl) | 2000-06-05 |
| DE3544324C2 (de) | 1997-09-25 |
| FR2574992B1 (fr) | 1989-12-08 |
| GB2168534B (en) | 1988-09-01 |
| FR2574992A1 (fr) | 1986-06-20 |
| DE3544324A1 (de) | 1986-06-19 |
| GB8530656D0 (en) | 1986-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL193784C (nl) | Geïntegreerde brugschakeling, en werkwijze voor het vervaardigen daarvan. | |
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| US6707128B2 (en) | Vertical MISFET transistor surrounded by a Schottky barrier diode with a common source and anode electrode | |
| US4686551A (en) | MOS transistor | |
| JP2545123B2 (ja) | 半導体スイッチ | |
| US7436015B2 (en) | Driver for driving a load using a charge pump circuit | |
| US5598029A (en) | Power supply wiring for semiconductor device | |
| JP4145352B2 (ja) | 直線的に傾斜したフィールド酸化物及び線形なドーピング・プロファイルを有するラテラル薄膜ｓｏｉデバイス | |
| JPH033390B2 (nl) | ||
| JPS58116776A (ja) | 横方向接合形電界効果トランジスタを具える半導体装置 | |
| NL8401983A (nl) | Halfgeleiderinrichting met verhoogde doorslagspanning. | |
| JPH07254718A (ja) | 半導体装置 | |
| US20070075367A1 (en) | SOI semiconductor component with increased dielectric strength | |
| KR100560230B1 (ko) | 횡형 박막 실리콘-온-인슐레이터 장치 | |
| US5491357A (en) | Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices | |
| US7719091B2 (en) | Diode with improved switching speed | |
| JPS5943096B2 (ja) | 電力回路用スイツチ回路及びｍｏｓ集積スイツチ回路の製法 | |
| US6940126B2 (en) | Field-effect-controllable semiconductor component and method for producing the semiconductor component | |
| US4761679A (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
| US5777371A (en) | High-breakdown-voltage semiconductor device | |
| US5270566A (en) | Insulated gate semiconductor device | |
| US5757037A (en) | Power thyristor with MOS gated turn-off and MOS-assised turn-on | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH0475657B2 (nl) | ||
| JPH0513768A (ja) | 絶縁ゲート型バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BA | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| V4 | Discontinued because of reaching the maximum lifetime of a patent |
Effective date: 20051218 |