NL8000549A - Digitaal/analoogomzetter met compensatieketen. - Google Patents

Description

80 3036/Ti/AA/asm * c

Aanvraagster i Hitachi, Ltd. 1-5-1, Marunouchi, Chiyoda-ku,

Tokyo, Japan en

Nippon Telegraph & Telephone Public Corporation 1-6, 1-chome, Uchisaiwai-cho, Chiyoda-ku, Tokyo, Japan.

Korte aanduiding : Digitaal/analoogomzetter met compensatie- keten.

De uitvinding heeft betrekking op een digitaal/analoogomzetter met een compensatiesysteem (hierna ”0AC systeem” genaamd) waarin de linearisatiefout van een digitaal/analoogomzetter (hierna ”DAC" genaamd) met slechte lineariteitseigenschappen gecompenseerd wordt 5 door gebruik van de compensatieketen. Ze heeft in het bijzonder betrekking op een OAC systeem in een uitvoering welke geschikt is voor de vorming tot een IC met een zaagtandgenerator als referentie voor de lineariteitscompensatie van een DAC uitgangssignaal.

Voor de compensatie van de lineariteitsfout van een DAC is 10 de in fig. 1 getoonde keten bekend. Hierna zal een compensatiewijze als voor de keten volgens fig. 1 worden beschreven.

Bij een bekende DAC is de lineariteit van een DAC uitgangssignaal overeenkomend met een hoger bit van een digitaal ingangssignaal (hierna zal het vereenvoudigd worden tot de term lineariteit 15 en de lineariteitsfout van het DAC uitgangssignaal gebaseerd daarop met lineariteitsfout aangeduid worden) slecht en de lineariteit van een lager bit van een digitaal ingangssignaal is goed in vergelijking met dat van het hogere bit. Het is daarom mogelijk de lineariteitsfout van het hogere bit door gebruik van het lagere bit 20 te compenseren.

Fig. 1 heeft betrekking op een voorbeeld waarbij een digitaal ingangssignaal 10 uit een bovenbitdeel 10a met 4 bits en een lagere bitdeel 10b met 6 bits met in totaal 10 bits wordt gebruikt en waarbij de lineariteit van de bovenste 4 bits slechter is en de lineari-25 teit van de lagere 6 bits beter is. Er wordt eveneens aangenomen, dat de lineariteitsfout van de bovenste 4 bits door tenminste 6 lagere bits (+ \ LSB x 32) met inbegrip van het tekenbit met een O Λ Λ Λ Γ - 2 - eenheid van 1/2 LSB.

Het digitaal ingangssignaal 10 wordt via een register 11 naar een eerste DAC 12 gevoerd waarin het in een analoge stroom I

o

wordt omgezet. Deze stroom I wordt omgezet in een spanning E

o o 5 door middel van een uitgangsversterker 13 welke bestaat uit een operationele versterker 13-1 en een terugkoppelweerstand 13-2.

De spanning Eq wordt omgezet in een digitale waarde 10' van 10 bits door middel van een analoog/digitaalomzetter (hierna ADC genaamd) 14 met.hoge precisie. In een opteller 15 wordt het digitale 10 waardeverschil 15a tussen de digitale waarde 10' en het digitale ingangssignaal 10 berekend. Het digitale waardeverschil 15a is een waarde overeenkomend met een lineariteitsfout voor de bovenste bits van het digitale ingangssignaal en kan worden uitgedrukt met bijvoorbeeld 5-6 bits met inbegrip van het tekenbit. Het wordt in 15 die lokatie van een geheugen 16 beschreven welke door het adressignaal 10a bestaande uit de bovenste 4 bits van het digitale ingangssignaal 10 aanaewezen wordt.

4

Deze bewerkingen worden voor alle 2 signalen (0000, 0001, 0010, ... 1111) overeenkomend met de bovenste 4 bits van het digi- 20 tale ingangssignaal en de lineariteitsfouten voor de resp. signalen worden resp. in voorafbepaalde lokaties in het geheugen 16 geschreven.

Bij een digitaal/analoogomzetbewerking voor een willekeurig digitaal ingangssignaal 10 bestaande uit 10 bits wordt het digitale ingangssignaal 10 via het register 11 naar de eerste DAC 12 gevoerd 25 en daar omgezet in de stroom I . Door de bovenste 4 bits van het o digitale ingangssignaal 10 als adres te gebruiken wordt een overeenkomstige lineariteitsfout als compensatiewaarde uit het geheugen 16 gelezen. De uitgelezen compensatiewaarde wordt via een register 17 naar een tweede DAC 18 gevoerd waar het wordt omgezet in een 30 stroom I *. Deze stroom I ' wordt bij de stroom I geteld, o o J o s

De door middel van de optelling verkregen stroomwaarde (Iq+ Iq') wordt door de uitgangsversterker 13 in een spanningswaarde omgezet.

De uitgangsspanning E^ welke voor de fout van de bovenste 4 bits 8000549 £ * - 3 - van het digitale ingangssignaal is gecompenseerd wordt dan verkregen.

Dientengevolge wordt indien een compensatiedeelketen 19 in fig.

1 in de DAC met slechte lineariteitseigenschappen in de vorm van een enkel schijfje IC wordt opgenomen een geïntegreerd DAC systeem met 5 hoge nauwkeurigheid verkregen.

Met de keten volgens fig. 1 echter is, zelfs wanneer een ADC

met stapsgewijze benadering of een ADC van de integratorsoort voor de ADC 14 wordt gebruikt, het DAC systeem ongeschikt voor de vorming van een IC tengevolge van de gecompliceerde keten van de ADC. Een 4 10 ander nadeel is, dat omdat de ADC 14 voor alle 2 signalen overeenkomend met de bovenste 4 bits van het ingangssignaal moet werken, de tijd voor de verkrijging van de lineariteitsfouten lang wordt.

De uitvinding heeft ten doel de problemen van de hierboven beschreven bekende uitvoering op te lossen en een DAC systeem te ver-15 schaffen, dat een eenvoudige uitvoeringsvorm heeft en geschikt is voor de fabrikage in de vorm van een IC en welke in korte tijd een lineariteitsfout kan verschaffen.

De uitvinding verschaft daartoe een DAC systeem met digitale signaalingangsmiddelen, middelen voor de omzetting van een analoog 20 signaal in een digitaal signaal met een digitaal signaal afkomstig van de ingangsmiddelen, rekenmiddelen voor de evaluatie van een lineariteitsfout van een uitgangssignaal van de omzettingsmiddelen, en geheugenmiddelen om met de lineariteitsfouten overeenkomende waarden te registreren, met als kenmerk, dat de rekenmiddelen bestaan 25 uit zaagtandgenerator, een klokpulsgenerator, en telmiddelen voor het tellen van de klokpulsen vanaf de generator en voor het evalueren van de lineariteitsfout op basis van de getelde waarde steeds wanneer een absolute waarde van een zaagtandspanning een absolute waarde van het uitgangssignaal van de omzettingsmiddelen te boven gaat.

30 De uitvinding wordt toegelicht aan de hand van de tekening:

Fig. 1 is een blokdiagram van een bekend DAC systeem; fig. 2 is een blokdiagram van een DAC systeem volgens de uitvinding in een eerste uitvoering; 8000549 - 4 - fig. 3 is een tijddiagram voor signalen in belangrijke delen in fig. 2; fig. 4 is een diagram welke de onderlinge relatie toont tussen een uitvoeringsvorm van een DAC met een compensatieketen en een 5 geheugen voor de registratie van lineariteitsfouten; fig. 5 is een keten van een zaagtandspanninggenerator volgens fig. 2; fig. 6 is een blokdiagram van het DAC systeem volgens de uitvinding in een tweede uitvoeringsvorm; 10 fig. 7 is een tijddiagram van een verschuivingsfoutsignaal in een DAC uitgangssignaal; fig. 8 is een blokdiagram van het DAC systeem volgens de uitvinding in een derde uitvoeringsvorm; fig. 9 is een diagram welke de tijdrelatie toont in fig. 8 15 tussen de referentiespanningen en V^/ een DAC uitgangssignaal en een periode van het uitgangssignaal van een zaagtandspanninggenerator; fig. 10 is een diagram ter toelichting van de compensatie van een lineariteitsfout op basis van een verandering in de helling 20 het uitgangssignaal van de zaagtandgenerator.

Fig. 2 is een keten voor een eerste uitvoeringsvorm van de uitvinding. Bij wijze van voorbeeld is een geval voorgesteld waarbij een digitaal ingangssignaal 20 uit een hoger bitdeel 20a met 4 bits en een lager bitdeel 20b met 6 bits en met in totaal 10 bits 25 bestaat en waarbij de lineariteit van de bovenste 4 bit slecht is, terwijl die van de lagere 6 bits goed is. Er wordt eveneens aangenomen, dat de lineariteitsfout van de hogere 4 bits met tenminste 6 bits (+ £ LSB x 32) wordt uitgedrukt met inbegrip van het tekenbit met een eenheid van 1/2 LSB. De werking van de uitvoering volgens 30 fig. 2 wordt beschreven aan de hrnd van het signaaldiagram van fig.

3 door het in overeenstemming met vanaf een klem 32 afkomstige werkwijzesignalen te scheiden in het geval compensatiemode (MODE =1) en het geval van gebruikelijke digitaal/analoogomzettingsmode 8000549 I i - 5 - (MODE = 0).

(I) Compensatiemode (MODE si):

Indien het modesignaal 33 als getoond in (b) in fig. 3 logisch "1" is geworden wordt van het hogere bitdeel Ma van het digitale 5 ingangssignaal 20 en een uitgangssignaal van een 4-bit binaire teller 30 de laatste gekozen door een selectieketen 21 en wordt het een deel van het ingangssignaal van een DAC 22. Tegelijkertijd wordt een zaag- tandgenerator 23 gestart en begint een zaagtandspanning 23a getoond in (c) in fig. 3 te stijgen. Als ingangssignaal voor de DAC 22 wordt 10 het lagere bitdeel 20b van het digitale ingangssignaal 20 bestaande uit 6 bits naast het uitgangssignaal van de selectieketen 21 gebruikt.

Verder wordt een uitgangssignaal van een willekeurig toegankelijk geheugen (hierna afgekort tot "RAM") 29 voor de opslag van de lineariteitsfouten van de DAC, waarvan elk bij voorbeeld in 6 bits 15 wordt uitgedrukt, naar een compensatieketen binnen de later te noemen DAC 22 gevoerd. Op een moment t = t in figuur 3, (c) waarbij het modesignaal 33 optreedt wordt de teller 30 gewist. Indien het lagere bitdeel 20b van het digitale ingangssignaal daarom van te

voren op (000000) gezet wordt, wordt het ingangssignaal van de DAC

20 22 (0000000000). Het uitgangssignaal van de RAM 29 is eveneens (000000). Nadien krijgt een uitgangssignaal van de DAC 22 de in fig.

3 (c) getoonde waarde e^. Omdat bq overeenkomt met een verschuivings- spanning van de DAC 22 en een fout is welke verschilt van de lineari- teitsfout waarvoor deze uitvinding van toepassing is wordt zij verder 25 niet in detail toegelicht. Indien de zaagtandspanning 23a de spanning e bereikt heeft op het moment t s t wordt aan de uitgang van een o o vergelijker 24 een puls c^, getoond in (d) in fig. 3, afgegeven en zet het een zet-terugzet flip-flop (hierna afgekort tot "S-R FF") 25 voor de opwekking van een uitgangssignaal 25a als getoond in (e) 30 in fig. 3. Dit signaal deblokkeert een EN poort 27 en door een klok-pulsgenerator 26 afgegeven klokpulsen, als getoond in (a) in fig. 3, worden naar een teller 28 gevoerd voor het starten van het tellen van het aantal klokpulsen.

8000549 - 6 -

De uitgangspuls van de vergelijker 24 dient eveneens als schrijfsignaal voor de RAM 29, zodat de inhoud (000000) van de

teller 28 op het moment t = t in de lokatie (0000) van de RAM

o 29 overeenkomend met het uigangssignaal van de selectieketen 21 5 geschreven wordt.

Verder wordt de uitgangspuls c^ van de vergelijker 24 naar de teller 30 gevoerd om het met 1 te doen verhogen. D.W.z., dat de inhoud van de teller 30 als getoond in (f) in fig. 3, van (0000) tot (0001) veranderd.

in Na het moment t wordt de inhoud (0001) van de teller 30 door o de selectieketen 21 gekozen, zodat het ingangssignaal van de DAC 22 (0001000000) wordt en het overeenkomstig uitgangssignaal wordt als getoond in (c) in fig. 3 e^. Op gelijke wijze wordt, indien de zaag-tandspanning 23a de waarde e^ op het moment t = t^ overschrijdt, 15 een puls c^ (getoond in fig. 3 (d)) aan de uitgang van de vergelijker 24 verkregen. Indien de S-R flip-flop 25 in de gezette toestand is, blijft haar toestand onveranderd. De puls c^ dient echter als schrijfsignaal voor de RAM 29, zodat de inhoud van de teller 28 op het moment t = t^ in de lokatie (0001) van de RAM 29 over-20 eenkomend met het uitgangssignaal van de slectieketen 21 geschreven wordt. De inhoud van de teller 28 is op dit moment een lineariteits-fout voor het ingangssignaal (0001000000) van de DAC 22*

Op gelijke wijze worden de inhouden van de teller 28 op het moment t = - t^ als getoond in fig. 3 (d) achtereenvolgens in 25 de lokaties (0010) - (1111) van de RAM 29 geschreven in responsie op de ingangssignalen (0010000000 - (1111000000). Op het moment t = t._ wordt de S-R flip-flop 25 teruggezet door middel van een I o signaal dat aangeeft, dat de inhoud van de teller 30 een voorafbepaalde waarde bereikt heeft. Dan zijn een aantal bewerkingen in 30 de compensatiemode beëindigd.

De teller 28 kan hier het aantal bits hebben overeenkomend met de maximale compensatiewaarde en kan in de huidige uitvoeringsvorm 6 bits bedragen. Zelfs in het geval waarbij de inhoud van de teller 8 Q 0 0 5 4 9 ί * • t - 7 - 28 de waarde heeft overschreden worden slechts de lager 6 bits in de RAM 29 geschreven omdat zij voor de compensatie dienen. Dit geeft aan, dat de teller 28 eveneens de functie van de rekenkundige keten 15 in fig. 1 vervult.

5 Stel bij wijze van voorbeeld, dat de oscillatiefrequentie van de klokpulsgenerator 26 of de helling van de uitgangsspanning van de zaagtandgenerator 23 zodanig zijn, dat het aantal naar de teller 28^gevoerde pulsen tussen het tijdstip t = t indien het ingangs-signaal van de DAC 22 is (0000000000) = decimaal “O" bedraagt en 10 het tijdstip t = t^ indien het (1111000000) = decimaal "960" bedraagt 2 x 960 = 1,920, kan worden, m.a.w.,dat het aantal klokpulsen per LSB 2 wordt.

Indien de linear!teitsfout 0 is, moet het aantal naar de teller 28 gevoerde pulsen tussen het moment t = t en het moment t = t^ 15 64 x 2 = 128 zijn indien het ingangssignaal (0001000000) wordt.

In het geval dat het aantal klokpulsen bijvoorbeeld 129 of 127 geworden is treden resp. de lineariteitsfouten +1 of -1 op.

Aangenomen, dat het aantal bits van de teller 28 6 is, wordt de inhoud van de teller 28 voor de getelde waarde 128 weer de be- 20 ginwaarde (000000). Voor de getelde waarde 129 bedraagt de inhoud (000001) of +1, omdat 129 = 128 + 1. Voor de getelde waarde 127 bedraagt de inhoud (111111) omdat 127 = 128 - 1, en is het het 2's complement van (-1) met het meest significante bit van de 6 bits als het tekenbit. Dientengevolge kan iedere lineariteitsfout 25 binnen een bereik van -32 tot 432 van t = t tot t,c door de teller o 15 28 van 6 bits geëvalueerd worden.

Het is natuurlijk ook toegestaan dat de teller 28 een lengte van 10 bits heeft om zo alle 1920 klokpulsen te tellen gedurende t = t - t^ en dat het verschil van het ingangssignaal van de 30 DAC 22 met dezelfde optelketen als in fig. 1 wordt berekend en dan in de RAM 29 wordt opgeslagen.

(II) Digitaal/analoogomzettingsmode (MODE = 0)j

Indien het modesignaal 33 logisch ”0M geworden is wordt het 8000549 - 8 - bovenste bitdeel 20α van het digitale ingangssignaal 20 door de selectieketen 21 gekozen en wordt het een deel van het ingangssignaal van de DAC 22. Tegelijkertijd wordt het een uitleesadres voor de RAM 29 en wordt de in de aangewezen geheugenlokatie van de RAM 29 de 51ineariteitsfout uitgelezen als een compensatiewaarde en naar de compensatiedeelketen van de DAC 22 gevoerd, hetgeen later beschreven zal worden. Op deze wijze wordt het ingangssignaal 20 naar de DAC 22 gevoerd tezamen met het uitgangssignaal van de RAM 29 en omgezet in een analoog signaal in de DAC 22, zodat het gecompenseerde uitgangs-lOsignaal aan een uitgangsklem 31 verkregen wordt.

Fig. 4 toont een voorbeeld van de DAC 22 met de compensatieketen en een deel van de RAM 29 in fig. 2. De DAC 40 komt overeen met de DAC 22 en een geheugen 41 met de RAM 29. Fig. 4 illustreert een geval waarbij het digitale ingangssignaal uit 6 bits bestaat en waarbij 15de lineariteitsfout van de bovenste 2 bits van de 6 bits gecompenseerd worden met de lagere 3 bits daarvan. In deze figuur komen de schakelaars S,, S. en S« en de constante stroombronnen I „ I 0 en I 0 overeen I 2 w s I Sw met de compensatiedeelketen en is het resterende deel 4 een bekend R-2R laddernetwerk. Dit R-2R laddernetwerk bestaat uit een laddernet-20werk met weerstanden R-R2 schakelaars D^ - D^ waarvan elk met een aansluiting met de overeenkomstige trap van het laddernetwerk is verbonden en die aan of uitgeschakeld wordt door de resp. bitsignalen van het digitale ingangssignaal 42, en constante stroombronnen *D1 “ *D6 ^ an<^ere klemmen van de overeenkomstige schakelaars 25D, - D. verbonden zijn.

I o

De lineariteitsfouten van de hogere 2 bits worden in het geheugen 41 bestaande uit een RAM of dergelijke opgeslagen. Indien het digitale ingangssignaal 42 wordt aangelegd, dienen de bovenste 2 bits daarvan eveneens als uitleesadres voor het geheugen 41 en de 30reeds opgeslagen lineariteitsfout wordt uitgelezen vanaf het adres aangegeven door de hogere 2 bits. De schakelaars worden aan** of uitgeschakeld in overeenstemming met resp. bitsignalen, die representatief zijn voor de lineariteitsfout en met een compensatiewaarde over- 8000549 i * - 9 - eenkomende stromen worden vanaf de constante stroombronnen 1^ -Is3 ver^re9en* Op deze wijze wordt een gewenste compensatiewerking verkregen en wordt een gecompenseerd analoog signaal aan een uit-gangsklem 43 verkregen.

5 Ook kan in plaats van de DAC 22 met de compensatieketen in fig.

2 een DAC voor het ingangssignaal en een DAC voor de omzetting in een analoog signaal met de uit de RAM 29 gelezen lineariteitsfout parallel geschakeld worden om zo de compensatie van de lineariteitsfout uit te voeren door de optelling en aftrekking van de twee DAC 10 uitgangssignalen. Verder is een werkwijze mogelijk, waarbij de uit de RAM 29 gelezen lineariteitsfout digitaal bij de lagere 6 bits van het ingangssignaal als een compensatiewaarde wordt geteld.

Fig. 5 toont een voorbeeld van de concrete uitvoering van de zaagtandspanninggenerator 23 in fig. 2. Met gebruik van een opara-15 tionele versterker 51 en een terugkoppelcapaciteit 52 (waarvan de capaciteitswaarde C is) wordt een stroom Iq van een constante stroombron 54 geïntegreerd en wordt een zaagtandspanning met een

helling van I /C aan een uitgangsklem 53 verkregen. SW. geeft een o I

schakelaar aan, welke door het uitgangssignaal (RESET) wordt 20 ingeschakeld op het moment, dat de getelde waarde van de teller 30 in fig. 2 de voorafbepaalde waarde heeft bereikt. Om de zaagtandspanning aan de uitgangsklem 53 in fig. 5.snel naar een begin- spanning lager dan e in fig. 3 te brengen wordt in dit geval een o uitgangsstroom van een constante stroombron 55, die met- een 25 spanning V+ is ingesteld, op een voldoen hogere waarde dan Iq gebracht.

Fig. 6 toont een schema van de tweede uitvoeringsvorm van het DAC systeem volgens de uitvinding. In de eerste uitvoeringsvorm volgens fig. 2 had het analogesignaal aan de uitgangsklem 31 een 30 fluctuatie in de helling van de uitgangsspanning van de zaagtandspanninggenerator 23 daarbij geteld, verder een fluctuatie in de periode van de uitgangspulsen van de kiokpulsgenerator 26, een fout in de versterkingsfactor van de digitaal/analoogomzetting in 8000549 -10- de DAC 22, etc..Indien al deze fouten in rekening gebracht worden als variatie in de helling van de zaagtandspanning wordt een helling B als in fig. 10 verkregen. Een helling A in fig. 10 geeft de ideale toestand aan, waarbij geen fout aanwezig is. In de uitvoeringsvorm 5 volgens fig. 2 wordt voor fouten gecompenseerd, zodat de punten (B^ - B^) op de helling B voor t = t^ - samen kunnen vallen met de punten (A^ - A^) op de helling A. In het geval echter dat de maximumwaarde (n in fig. 10) van fouten, die gedurende t = t^ -t^g optreden met andere woorden in overeenstemming met de bovenste 10 4 bits = (0000) - (1111) in het digitale ingangssignaal + 32 klokpulsen overschrijdt is de compensatie in de uitvoeringsvorm volgens fig. 2 zoals hierna uiteen gezet onbevredigend. Op het moment t = t^(i = 1 - 15) wordt de compensatie zodanig gemaakt, dat de fout 0 wordt. In een tussenliggende periode, uitgedrukt met 15 t. , <t<t. (i = 1 - 15), d.w.z. in een interval/iadat de fout

1* I X

0 geworden is bij t = t^ j en vóór t s t, is bereikt neemt een fout overeenkomstig met dezelfde helling toe als B in ; fig. 10 in overeenstemming met de lagere 6 bits = (000000) - (111111) en dus ontstaat een lineariteitsfout boven ten hoogste n/16 - + 2 klokpulsen 20 (1 LSB). Bij wijze van voorbeeld wordt nu verwezen naar t = t^- t^g in fig. 10. De waarden BL^ en B^g op de helling B bij t = t^ en t = t^g worden gecompenseerd om de fouten nul te houden en worden resp. de waarden A^ en A^g op de helling A. In tegenstelling hiermee wordt een waarde op de helling B voor gecompenseerd 25 om een waarde op een rechte lijn l^g te krijgen met dezelfd helling als die van B met als resultaat, dat een lineariteitsfout van ^.jg (< n/16) ontstaat.

De uitvoering volgens fig. 6 dient om dit nadeel te ondervangen. Een verwerkingsketen 61 bestaande uit een microprocessor 30 of dergelijke en een selectieketen 62 worden weer tussen de teller 28 en de RAM 29 in fig. 2 geplaatst en een teller met een voldoend groot aantal bits, welke niet eerder overvloeit dan op het moment t.jg, wordt als teller 28 gebruikt. Stel de inhoud van de teller 28 8000549

* J

- η - bij t s t (i = 1 - 15) op P^ (i = 1 - 15), de lineariteitsfout AP. (i = 1 - 15) gegeven door de vergelijking: l*Pi = Pi-T5-P15 (i = I'2.......,5) (met A P = 0) o 5 In de compensatiemode wordt de vergelijking (1) in de verwerkings-keten 61 uitgevoerd en wordt een dan verkregen uitgangssignaal 61a, dat kenmerkend is voorA Pw in een aangewezen lokatie van de RAM 29 geschreven. De lokatie waarinΔ P^ wordt geschreven wordt zodanig aangewezen, dat (0001), (0010),..... en (1111) in de verwerkings- 10 keten 61 worden berekend voor ΔΡ^, ΔΡ2/.....en resp. AP-jg en dat een uitgangssignaal 61b, dat kenmerkend is voor de uitwerking van de berekening, door de selectieketen 62 wordt gekozen. Dit betekent, dat de uitvoering volgens figi 6 de lineariteitsfout wil compenseren die in de DAC 22 ontstaat op de helling B met betrekking 15 tot de waarde P = 0 en de waarde P1K op de helling B in fig. 10.

O 13

De merkpunten X in LOWER 6 BITS in Figuur 10 zijn "0" of "l".

Bij de digitaal/analoogomzettingmode wordt het hogere bitdeel 20a van het digitale ingangssignaal 20 in de selectieketen 62 gekozen en dient als uitleesadres voor de RAM 29. De lineariteitsfout AP^ 20 wordt vanaf het aangewezen adres uitgelezen en als een compensatie-waarde naar de compensatiedeelketen van de DAC 22 gevoerd.

Door gebruik van de keten volgens fig. 6 is het eveneens mogelijk om fouten tengevolge van ruis in het uitgangssignaal van de DAC 22 te vermijden, 25 Een verschuivingsfout 71 als getoond in (a) in fig. 7 in de uitgangsspanning e , e,...... van de DAC 22 wordt een referentie-in-

o I

gangssignaal naar de vergelijker 24 in fig. 6. De daaraan toegevoegde fout kan zodanig gecompenseerd worden, dat in de compensatiemode (P. + Pb)/2, (P* + PB)/2, .....berekend worden als de benaderde

Ad OU

30 waarden van fouten voor de uitgangsspanningen e , e-, ..... in de

o I

verwerkingsketen 61 van fig, 6 vanuit de inhouden P^, Pg, P^, Pg, ..... van de teller 28 bij t = tA, tD, t-, t~, ..... als getoond in 8000543 a b c d - 12 - (b) in fig. 7 waarbij de berekende resultaten in de RAM 29 geschreven worden terwijl in de digitaal/analoogomzettingsmode de waarden (P^ + Pg)/2, (P^ + Pq)/2/ ..... uit het geheugen 29 gelezen worden en als compensatiewaarden naar de compensatiedeelketen van de DAC 5 22 gevoerd worden. Verder kan voor de fout 71 een compensatiewaarde zodanig geëvalueerd worden, dat de fout 71 als getoond in fig. 7, (a) in een pluscomponent (+Λ) en een roinuscomponent (-Δ ) verdeeld wordt, dat de compensatiewaarden voor de resp. componenten +4 en -A gevonden worden door gebruik voor + Λ van een zaagtandspanning-10 generator, die een positieve spanning levert, en door gebruik voor -Δ van een zaagtandspanninggenerator die een negatieve spanning geeft, en dat de compensatiewaarden bij elkaar geteld worden.

Fig. 8 toont de derde uitvoeringsvorm van het DAC systeem volgens de uitvinding; deze uitvoering geeft een verbetering in de 15 absolute nauwkeurigheid van de DAC uitgangssignaal. In fig. 8 geven V . en V « referentiespanningen aan voor een DAC uitgangs- r I Tc signaal 31. Elk van de spanningen en V g en hèt uitgangssignaal van de DAC 22 worden gekozen door middel van de schakelaars - S^, die in- of uitgeschakeld worden door middel vaneen schuifregister 20 81 binnen een stuureenheid 80 en vormen een ingangssignaal voor de vergelijker 24.

De stuureenheid 80 omvat de teller 30 en bestaat uit het schuifregister 81, de schakelaars - 5^ die bestuurd worden door uitgangssignalen vanaf het schuifregister 81, een N0F poort 82, die de resp.

25 bits van de teller 30 ontvangt en een EN poort 83, die de inhoud van 2 bepaalde bits van de teller 30 ontvangt.

De uitvoering van het resterende deel is geheel gelijk aan de uitvoering volgens fig. 6.

Aan de hand van de figuren 8 en 9 zal nu een werkwijze toege-30 licht worden, waarbij in de compensatiemode een lineariteitsfout van de DAC 22 met een verschuivingsfout en met inbegrip van een fout van een volle-schaal uitgangsspanning (versterkingsfout) geëvalueerd wordt en in de RAM 29 opgeslagen wordt.

8000549 t * - 13 -

Indien het modesignaal 33 logisch ”1” geworden is, wordt de zaagtandgenerator 23 gestart en begint de uitgangsspanning 23a (VL) te stijgen. Tegelijk wordt door gebruik van het modesignaal 33 als voorinstelsignaal de waarde (111 1) in de teller 30 voorin-5 gesteld. Op dit moment, bij wijze van voorbeeld gesteld dat ΙΊ" als het eerste bit van het schuifregister 81 gezien vanaf de ingang daarvan is opgeslagen, wordt de schakelaar ingeschakeld door het uitgangssignaal van het eerste bit en wordt de referentiespanning V j·· een ingangssignaal voor de vergelijker 24.

10 Het uitgangssignaal van de zaagtandgenerotor 23 wordt ver geleken met de spanning in de vergelijker 24. Indien \ - Vr1 bereikt wordt op het moment t = als getoond in (a) in fig. 9 geeft de vergelijker 24 een uitgangspuls af welke de S-R FF 25 zet voor de afgifte van een uitgangssignaal 25a als getoond in 15 (b) in fig. 9 en dat de teller 30 met 1 doet optellen. Het uitgangssignaal 25a geeft de EN poort 27 vrij, zodat klokpulsen vanaf de klokpulsgenerator 26 naar de teller 28 gevoerd worden en dat de telling van de aangevoerde klokpulsen wordt begonnen. Omdat de in-houd van de teller 30 op dit moment (0000) is wordt het uitgangs-20 signaal van de N0F poort 82 "1”. Dientengevolge verschuift de in-houd van het schuifregister 81 met 1 bit en wordt de schakelaar S£ ingeschakeld ter selectie van het uitgangssignaal van de DAC 22. Daarna worden op gelijke wijze als in de compensatiemode in fig. 2 de inhouden P , ..... en P,_ van de teller 28 op de momenten 25 t s t , tj, .... en t^ waarbij het uitgangssignaal gelijk wordt aan de uitgangsspanningen e^, e^, .... en e^ van de DAC 22 verkregen. Indien de inhoud van de teller 30 weer (0000) wordt om het uitgangssignaal van de N0F poort 82 "1" te houden, verschuift de inhoud van het schuifregister 81 vervolgens met 1 bit, wordt de schake-30 laar ingeschakeld ter selectie van de referentiespanning en wordt deze referentiespanning vergeleken met het uitgangssignaal in de vergelijker 24. Op het moment t = t^ waarbij = Ί ^ wordt vastgehouden wordt de inhoud P^ van de teller 28 afgegeven ft fi Π 0 5 4 9 -Ηβη wordt tegelijkertijd de inhoud van de teller 30 (0001).

Indien bijvoorbeeld de EN poort 83 vrijgegeven wordt in het geval waarbij de inhoud van de teller 30 (0001) wordt en waarbij het schuifregister 81 de schakelaar kiest, worden de S-R FF 25 5 en de zaagtandgenerator 23 teruggezet door een uitgangssignaal vanaf de EN poort 83.

De waarden P , P,, ..... P,e, P 0 en V ,, V « worden in een o 1 10 rz rl rz geheugendeel van de verwerkingsketen 61 opgeslagen. Er wordt verondersteld, dat ideale uitgangssignalen V , V,, .....en V . voor 10 de resp. uitgangssignalen .... en e^ van de DAC 22 eveneens in het geheugendeel worden opgeslagen. Op dit moment worden de lineariteitsfouten/\Po,AP^, .....βηΔΡ^ voor de uitgangssignalen e , e„, .... en e,e van de DAC 22 in de verwerkingsketen 61 berekend o 1 10 volgens de vergelijking:

V. - V

15 ΔΡ. = P. - π™-— . P . (i « o, 1, ..... , 15) 1 1 V2r - V. r2

Ir

De met vergelijking (2) verkregen waardenΔ P^ worden in voorafbepaalde geheugenlokaties van de RAM 29 geschreven (APq,ΔPj, .....

en ΔΡ.|£ worden resp. in de door de selectieketen 61 gekozen adressen (0000), (0001), ..... en (1111) geschreven] .

20 Zoals boven uiteengezet en volgens de uitvinding wordt de fabri- kage van de DAC in de vorm van een IC vergemakkelijkt dank zij het gebruik van de zaagtandgenerator welke eenvoudig uitgevoerd kan worden en welke uitgangskarakteristieken met bijzonder goede lineariteit heeft. Een ander voordeél is, dat omdat de lineariteitsfouten voor 25 alle combinaties van de te compenseren groep bits geëvalueerd kunnen worden binnen een periode van de zaagtandgenerator de tijd voor het verkrijgen van de totale compensatiewaarde sterk bekort wordt.

Verder is de compensatie van de absolute nauwkeurigheid mogelijk door slechts te voorzien in twee referentiespanningsbronnen.

8000549

Claims (4)

1. Digitaal/analoogomzetter met ingangsmiddelen voor de ont vangst van een om te zetten digitaal ingangssignaal, middelen voor de omzetting van het van de ingangsmiddelen afkomstige om te zetten digitale signaal in een analoog signaal, rekenmiddelen voor de evaluatie 5 van een fout van een uitgangssignaal van de omzettingsmiddelen wanneer de fout wordt berekend, geheugenmiddelen voor de opslag van waarden overeenkomend met dergelijke fouten, en middelen voor het uitlezen van de fout uit de geheugenmiddelen en om het het om te zetten digitale signaal van de omzettingsmiddelen te maken wanneer de omzet-10 bewerking wordt uitgevoerd, met het kenmerk, dat de rekenmiddelen eerste generatormiddelen omvatten voor de opwekking van een zaagtandspanning, tweede generatormiddelen voor de opwekking van een klokpulssignaal, en telmiddelen voor het tellen van het klokpulssignaal en het afgeven van de fout van het uitgangssignaal 15 van de omzettingmiddelen op basis van een getelde waarde van de klok-pulsen en wel steeds dan wanneer een absolute waarde van de zaagtandspanning groter wordt dan een absolute waarde van het uitgangssignaal van de omzettingsmiddelen.

2. Digitaal/analoogomzetter met een compensatieketen volgens 20 conclusie 1,met het kenmerk, dat de digitale signaal- ingangsmiddelen bestaan uit een eerste teller, waarvan de inhoud steeds met 1 verandert wanneer de absolute waarde van de zaagtandspanning groter wordt dan de absolute waarde van het uitgangssignaal van de omzettingsmiddelen, middelen voor de keuze uit de inhoud van 25 de eerste teller en een bepaald deel van het digitale ingangssignaal en middelen voor de toevoer van het uitgangssignaal van de selectiemiddelen en het andere deel van het digitale ingangssignaal en het uitgangssignaal van de geheugenmiddelen naar de omzettingsmiddelen.

3. Digitaal/analoogomzetter met een compensatieketen volgens 30 conclusie 1, me t het kenmerk, dat de telmiddelen bestaan uit midcö.en voor de vergelijking van de zaagtandspanning en *303543 * i · - 16 - het uitgangssignaal van de omzettingsmiddelen, en een tweede teller, welke de klokpulsen telt en die de getelde waarde van de klokpulsen steeds dan afgeeft wanneer de vergelijkingsmiddelen een uitgangssignaal geven. 5

4. Digitaal/analoogomzetter met compensatieketen volgens conclusie 3, met het kenmerk, dat de vergeli jkingsmiddelen besturingsmiddelen omvatten voor de keuze van de uitgangs-spanning van de omzettingsmiddelen of tenminste één referentiespanning in overeenstemming met de inhoud van de eerste teller en om deze 10 de met de zaagtandspanning te vergelijken spanning te maken. 8000549