JPS6340413A - Ｄａ変換器直線性テスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的」 〔産業上の利用分野〕 本発明は、ＤＡ変換器の直線性をテストする装置に関す
るものである。

（従来の技術） 現在、ＤＡ変換器（以下、ＤＡＣと略す）の直線性をテ
ストする専用の装置はない。従って、ＩＣデスクなどに
おいては第５図のような構成を用いてＤＡ変換器の直線
性をテストしている。第５図においては、被測定ＤＡＣ
’５１ヘコンピュータ５２から設定データを印加する。

ＤＡＣ５１はこの設定データをアナログ信号に変換して
出力する。この出力をシステムボルトメータ５３で測定
し、この測定データ（デジタル値）をコンピュータ５２
に帰還する。コンピュータ５２はこの測定データと設定
データとを比較して、被測定ＤＡＣ５１の直線性を把握
する。

（発明が解決しよ−うとする問題点） しかし、以上のような手段は次の問題点を有している。

■　高分解能のＤＡＣをテストするためには、高分解能
のシステムボルトメータ５３が必要であるが、高分解能
のボルトメータは測定時間が長いゆえ、１個のＤＡＣを
検査するための時間も長くなる。

■　また、測定データをボルトメータ５３から］ンビュ
ータ５２に逐次送り、ソフトウェアで処理しているので
、益々ＤＡＣのテストに時間がかかることになる。

本発明の［Ｉ的は、高速にＤＡＣの直線性を測定するこ
とができる装置を提供することである。

口、「発明の構成」 〔問題点を解決するための手段〕 本発明は、上記問題点を解決するために積分電流に対応
した電荷を積分してランプ波形を出力するランプ発生器
と、 このランプ発生器の出力と被測定ＤＡＣの出力の差をと
る手段と、 或る積分電流くＩｒ１）にて被測定ＤＡＣのフルスケー
ルに対応した電圧値（Ｖ３→Ｖ４　）をランプ発生器で
得るに必要な積分期間（Ｔ＋　）を測定する手段と、 後述する（１）式の関係を満足する積分電流Ｉχをラン
プ発生器に加える手段と、 前記ランプ発生器の出力と被測定ＤＡＣの出力の差をと
る手段の出力をデジタル信号に変換する高速△Ｄ変操器
と、 かｌうなる手段を講じたものである。

〔実施例〕

以下、図面を用いて本発明を３１１　Ｌ　＜説明する。

第１図は、本発明の一実施例を示した図である。

同図において、１はランプ波形の信号を出力するランプ
発生器である。このランプ発生器１の橘成例を第４図に
示す。

第４図において、ランプ（ｒａｌｌｌｌｌ）波形を出力
しない場合は、スイッチ４５をオンとし、コンデンサ′
Ｃを短絡している。従って、増幅器４１と積分コンデン
サＣより構成される積分器の出力（出力端子ｐ１の電圧
）は、積分器の一方の端子に入力されている電圧ｖ１に
等しい。

ランプ波形を発生する場合はスイッチ４５をオフとして
、定電流源４２の電流Ｉｒを積分器に加える。

従って、出ツノ端子ｐ１にはランプ波形が生ずる。

なお、ランプの傾きは、積分電流１ｒを変えることで調
整できる。また、傾きを大きく変えるときは積分コンデ
ンサＣの値を切替える。

また、フリップフロップ４４には、コントローラからス
タート信号が加えられ、スイッチ４−５をオフとする。

＝１ンパレータ４３には、定電圧Ｖ２　　［第２図（イ
）参照１が加えられ、この電圧レベルｖ２にランプ波形
が到達でると、スイッチ４５をオンとしてランプ波形を
再び電圧ｖ１にする。

２は基準電圧発生器であり、後述するコントローラから
送られてくるｒｅｆ設定信号にしたがって、ｒｅｆ電圧
をランプ発生器１に出力する。ランプ発’ｔｇ器１では
このｒｅｆ電圧により、例えば、第４図に示す積分電流
１ｒの値が調整される。従って、ランプ波形の傾きが変
化する。又は、ｒｅｆ　Ｈ電信号により第４図に示す積
分コンデンサＣの値を切替え、ランプ波形の傾きを大き
く変化させる。

３は直線性のテスト対象である被測定のＤＡＣである。

この被測定のＤＡＣ３には、後述するコントローラｈ日
ら入力データが加えられ、これをアナログ信号に変換す
る。

Ｒ＋　、Ｒ２は抵抗であり、被測定のＤＡＣ３とランプ
発生器１の出力との差の信号を取出すものである。これ
らの抵抗比は、被測定ＤＡＣ３のフルスケールに合せて
適当に選ぶ。なお、被測定ＤＡＣ３が電流出力の時は、
抵抗Ｒ２＝Ｏでよい。

抵抗Ｒ＋　、Ｒ２の接続点に、上記した差出力が坦れる
。これを増幅器４で増幅し、高速ＡＤ変換器（以下高速
ΔＤＣと略す）５でデジタル信号に変換する。この高速
ＡＤＣとしては、例えば並列形へ〇変換器が用いられる
。

高速ＡＤＣの出力のうち、Ｍ　Ｓ　Ｂ　（ｍｏｓｔ　５
１ｇｎ１ｆｉｃａｎｔ　ｂｉｔ＞　１本を比較出力とし
て用い、ゲート回路Ｇ＋、Ｇ２に加える。そして、この
ゲート回路Ｇ１．Ｇ２によりカウンタ６のスタート、ス
トツブの制御を行なう。

７はコントローラであり、公知のロジックやマイクロブ
セッサなどを用いることができる。

高速ＡＤＣ５の出力（データ出力）は、適当なタイミン
グ（例えばクロック信号の周期ｔ）でラッチ回路８に取
込まれ、その後、例えばウィンドコンパレータ（図示せ
ず）を使用し、Ｇｏ−Ｎ。

Ｇｏ倍信号出したり、又は、メモリ（図示せず）に取込
んでコンピュータ（図示せず）でデータ処理をして直線
性の結果を出す。

以上のように構成された第１図装置の動作は以下の如く
である。

まず、本発明の要部を簡単に説明する。

被測定ＤＡＣへ所定の周期（例えばクロック周期ｔ）ご
とにデジタル信号を加えた場合、ＤＡＣの出力は、階段
状に最小値（例えばＶ３）から最大値（例えばＶ’４　
）へ変化する。

ＤＡＣの直線性のテストを行なうには、被測定ＤＡＣが
最小値Ｖ３　　（例えば入力した変換対象のデジタル値
が０００・・・００の場合）から最大値■４（例えば入
力のデジタル値が１１１・・・１１の場合）へ到達する
までの時間（Ｔ＞に、電圧Ｖ３がらＶ４へ直線的に変化
する傾きを持ったランプ波形を発生させる必要がある。

一方、ランプ発生器１が出力するランプ波形の直線性は
高いが、傾きを高精度に規定するのは困難である。また
、被測定ＤＡＣのフルスケール値もＤＡＣごとに異なる
可能性があるので、個々の被測定ＤＡＣごとにランプ波
形の傾きを調整する必要がある。

即ち被測定ＤＡＣが例えばＮビットであり［フルスケー
ルのスキャンをするにはく２°−１）・ｔの期間がかか
る］、フルスケールの両端電圧がＶ３　、Ｖ４であると
ｔ　れＬｆ、（２Ｎ−１）−ｔ（７）期間に電圧ｖ３→
ｖ４へ変化する傾きを持ったランプ波形をどのように発
生させるかが本発明のポイントになる。

以下、その動作を説明する。

（１）校正動作 校正動作とは、以上に説明したような傾きのランプ波形
を得るための積分電流１ｒを決定する動作〈フルスケー
ル調整のシーケンス）のことである。このフルスケール
調整のシーケンスを示したのが第２図である。第１図と
第２図を参照しながら、このシーケンスを説明する。

（′Ｄ　被測定ＤＡＣ３へ最小レベルをセットする。

即ち、被測定ＤＡＣへ例えば０００・・・００を加える
。

この時のＤＡＣ３のアナログ出力は例えばＶ３である［
第２図の（ハ）参照コ。

■　積分電流１ｒｌの値でランプ波形をスタートさせる
。

■　被測定ＤＡＣの出力はＶ３のままであり、ランプ発
生器の出力は積分電流１ｒ＋で減少しているので、ラン
プ発生器１と被測定ＤＡＣ３の差電圧は第２図（ロ）の
ように推移し、この値がＯ（即ち、＾速ＡＤＣ５のＭ　
Ｓ　１３の変化点）になったらカウンタ６をスタートさ
せる［第２図〈二）参照］。

■　次に被測定ＤＡＣへ最大レベルをセットする。

即ち、被測定ＤＡＣ３へ例えば１１１・・・１１を加え
る。

−〇− この時のＤＡＣ３の出力は例えばｖ４である［第２図（
ハ）参照］。即ち、被測定ＤＡＣは、０００・・・００
→１１１・・・１１と入力が切替わったので、第２図の
ように急激にＶ３→■４と変化する。

■　第１図に示すマ、スフ信号を反転し、ゲートを切替
える。

■　差電圧が再びＯとなったらカウンタ６をストップさ
せる［第２図（二〉参照１゜ このときカウンタ６で得られたカウンタ値Ｔ１は、次の
ことを意味している。即ち、積分電流ＩＴ’ｌを期間Ｔ
１だけ積分すると、ランプ波形は、電圧Ｖ３→ｖ４　（
被測定ＤＡＣのフルスケール）まで変化するということ
である。

今、被測定ＤＡＣが・Ｎビットであり、被測定ＤＡＣに
加えるデータの周期をクロック周期ｔであるとすれば、
ＤＡＣのフルスケールまで必要な時間Ｔ２は　Ｔ２＝（
２’１）ｔである。

従って、ランプ発生器１において、積分時間Ｔ２で電圧
ｖ３→Ｖ４が得られる積分電流■χを求めると、ゴー１
　　・Ｉｒ＋＝Ｔ２・■χが成立つ。

即ら、（１）式が成立つように積分電流１　ｘを１゛ｅ
「設定信号で定めれば、ランプ波形は、所望の傾きとな
る。

ｒｒ＋：時間Ｔ１を測定した時〈校正時）の積分電流 Ｉｘ：被測定ＤＡＣに合せた積分電流 このようにして得られた積分電流ｌｘを時間−「２だ（
）積分するとランプ波形は電圧Ｖ３→ｖ４へ変化する。

（２）　測定動作 次に以上で説明したランプ波形を発生させて、被測定Ｄ
ＡＣの直線性を測定する動作を第３図を用いて説明する
。

■　被１１１＋１　定Ｄ　Ａ　Ｃを最小レベルにセット
する。即ら、被測定ＤＡＣの出力はｖ３である。

■　積分電流をＩｘとしてランプ発生器１をスター１−
させる。

■　差電圧が０となった時〈ランプ発生器の出カーｖ３
．被測定Ｄ　Ａ　Ｃの出力−Ｖ３）、カウンタ６をスタ
ートさせる。カウンタ６はクロックを計数し、その値を
７１ン１ヘローラ７を介して被測定ＤＡＣ３に加えてい
る。

■　差電圧を示づ最初の鋸歯状波を高３１　Ａ　Ｄ　Ｃ
５でサンプリングし、そのデータを出力する。

■　被測定］〕ΔＣ３ヘカウンタ６からコンｌ−［＋　
−ラフを介して入力データを与え、次のレベルをセット
する。

■　以下、■、■の動作を周期ｔで（２’″’−１）回
繰返す。

なお、被測定ＤＡＣの出力は、カウンタ６からコントロ
ーラ７を介して入力データが入る瓜に階段状に増加する
。そして、ランプ波形は第３図のように変化するので、
これの差をとった波形は、第３図に示ｔ　Ｊ、うに鋸歯
状波どなる。即ち、この差電圧が直線性を示すものであ
り、高速△Ｄ　Ｃ５はこの鋸歯状波をリーンプリングし
、デジタル信号に変換する。なお、高速△ＤＣ５にＪ５
ける、この差電圧のリーンプリンタは一定なタイミング
であれば、鋸歯状波のどこであっても良い。モのＪ（Ｐ
山は、１ノンブリングのターイミングによりオフセット
が生じるが、倶ンプリングの間隔が一定であれば（得ら
れたデータのオフセットも一定であるゆえ、このオフセ
ット分は、後の信号処理で容易に補償することができる
ん臼うである。

このＪ、うにして得た差電圧データが直線性のデータと
なる。

本発明て゛は、個々の被測定ＤＡＣについて−Ｆ記校正
動作と測定動作を１セツトづつ行（２つて直線性の測定
をしでいる。

なお、積分電流Ｉｒでフルスケール調整する代りにクロ
ック周期ｔを変えても上述と同様なこと使えば、デジタ
ル的にｔを調整できる。な（１′０３、ｍは高速クロッ
クなどから決る定数である。

また、高速ΔＤＣ５や被測定Ｄ　Ａ　Ｃ３にレジスタな
どにＪ：る遅れがあるときは、データにオフセットが生
ずる。しかし、これは予め分るので、アナ［１グ段又は
データから引くことにより防出できる。

また、ラップ発イ１−器を△Ｄ変換して、そのデータ列
を処理することで△ＤＤ操器用の直線性テスタとしても
使用できる。

また、差データの差分（前のデータとの差）を取れば、
微分非直線性も得られる。また、これをハードウェアで
実現でることも容易である。

ハ、「本発明の効果ｊ 以上述べたように、本発明によれば、次の効果が得られ
る。

■　高精度、低速のボルトメータを使用せずに直線性を
測定することができる。

■　直線性を高速に測定で゛きる。

（■　複Ｈなデータ処理を行なわなくても自く、ソフト
の負担が軽い。

■　△Ｄ変変器器用直線性テスタとし−Ｃも使用できる
。

【図面の簡単な説明】

第１図は本発明に係るＤ△変換器直線性テスタの要部構
成例を示す図、第２図、第３図は本発明に係るテスタの
タイムチャート、第４図はランプ発生器の構成例を示を
図、第５図は従来例を示１図、第６図はクロック周期を
変える手段を示す図である。 １・・・ランプ発生器、２・・・基準電圧発生器、３・
・・被測定ＤＡＣ１５・・・高速△ＤＣ，６・・・カウ
ンタ、７・・・二１ントｎ−ラ。 第３図 第４図 増悄恩 −第５　図 第６図

Claims (1)

1. 【特許請求の範囲】 積分電流に対応した電荷を積分してランプ波形を出力す
   るランプ発生器と、 このランプ発生器の出力と被測定ＤＡＣの出力の差をと
   る手段と、 或る積分電流（Ｉ＿ｒ＿１）にて被測定ＤＡＣのフルス
   ケールに対応した電圧値（Ｖ＿３→Ｖ＿４）をランプ発
   生器で得るに必要な積分期間（Ｔ＿１）を測定する手段
   と、 下記（１）式の関係を満足する積分電流Ｉ＿χをランプ
   発生器に加える手段と、 前記ランプ発生器の出力と被測定ＤＡＣの出力の差をと
   る手段の出力をデジタル信号に変換する高速ＡＤ変換器
   と、 を備えたことを特徴とするＤＡ変換器直線性テスタ。 Ｉ＿χ＝Ｔ＿１／（２＾Ｎ−１）ｔ・Ｉ＿ｒ＿１　（１
   ） ｔ：クロック周期 Ｎ：被測定ＤＡＣのビット数