NL8000436A - Niet-vluchtige elektrisch te wijzigen halfgeleiderinrichting. - Google Patents
Niet-vluchtige elektrisch te wijzigen halfgeleiderinrichting. Download PDFInfo
- Publication number
- NL8000436A NL8000436A NL8000436A NL8000436A NL8000436A NL 8000436 A NL8000436 A NL 8000436A NL 8000436 A NL8000436 A NL 8000436A NL 8000436 A NL8000436 A NL 8000436A NL 8000436 A NL8000436 A NL 8000436A
- Authority
- NL
- Netherlands
- Prior art keywords
- electrode
- gate electrode
- floating gate
- bias
- potential
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000007667 floating Methods 0.000 claims description 141
- 239000000758 substrate Substances 0.000 claims description 60
- 238000003860 storage Methods 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 230000008878 coupling Effects 0.000 claims description 20
- 238000010168 coupling process Methods 0.000 claims description 20
- 238000005859 coupling reaction Methods 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000001965 increasing effect Effects 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 3
- 230000002441 reversible effect Effects 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 238000003756 stirring Methods 0.000 claims 2
- 238000010292 electrical insulation Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 229910052596 spinel Inorganic materials 0.000 claims 1
- 239000011029 spinel Substances 0.000 claims 1
- 210000003462 vein Anatomy 0.000 claims 1
- 230000000694 effects Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000605 extraction Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 206010073306 Exposure to radiation Diseases 0.000 description 1
- 235000014443 Pyrus communis Nutrition 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
r VO 892k
Titel : E i et -vine ht i g e elektrisch te wijzigen halfgeleiderinrichting.
De uitvinding heeft betrekking op een niet-vluchtige halfge-leidergeheugeninrichting en neer in het bijzonder op een niet-vluchtige MOS-geheugenstelsel met zwevende poortelektrode, waarbij gebruik wordt gemaakt van een substraatkoppeivergroting van de elek- 5 troneninjectie naar de zwevende poortelektrode.
Bij informatie-ververkende stelsels zijn geheugeninrichtingen en werkwijzen voor het opslaan van informatie van zeer groot belang. 2en zich reeds lange tijd voordoend praktisch probleem bij de halfgeleidertechnologie is, dat de meeste gebruikelijke haifge-10 leidergeheugenelementen vluchtig zijn, d.w.z., dat wanneer de energie wordt weggenomen, de inhoud van het geheugen verloren gaat.
Sr zijn vele stelsels voorgesteld om aan halfgeleidergeheugenketens een niet-vluchtige eigenschap te geven. Praktische moeilijkheden, zoals beperkingen ten aanzien van het aantal nuttige uitwis-re-15 gistratieperioden, die tijdens de levensduur van een inrichting kunnen worden uitgevoerd, da vasthoudtijd van informatie door de geheugeninrichting en operationele restricties, welke de eenvoud van het gebruik of het vermogen om een elektrische modificatie van de opgeslagen informatie uit te voeren, beperken, hebben evenwel 20 het gebruik van dergelijke niet-vluchtige halfgeleiderinrichtingen met een zvevende poortelektrode beperkt. In dit opzicht worden inrichtingen, gebaseerd op een MOS-zwevend-poortstelsel gewoonlijk in niet-vluchtige geheugenstelsels toegepast. 3ij deze inrichtingen wordt gebruik gemaakt van een zwevend poorteiland van geleidend 25 materiaal, dat elektrisch ten opzichte van de substraat is geïsoleerd, doch capacitief met ie substraat is gekoppeld teneinde de poortelektrode van een MOS-transistor te vormen, welke dient cm de ladingstoestand van de zwevende poortelektrode te bepalen. Afhankelijk van de aanwezigheid of afwezigheid van ladingen op de 30 zwevende poortelektrode, kan deze MOS-transistor in een geleidende (’’in”) toestand of een niet-geleidende ("uit"} toestand werden ge- -i bracht voor het opslaan van binaire "enen" of "nullen". Er zijn 800 0 4 36 2 verschillende organen voor het introduceren, en verwijderen van de signaallading naar, respectievelijk uit een zwevende poortelektrode in dergelijke geheugeninrientingen toegepast. De lading kan aan de zwevende poortelektrode worden toegevoerd onder gebruik van een -5 "hot” elektroneninjectie en/of tunnelmechanismen. Wanneer de lading eenmaal aan de poortelektrode is toegevoerd, blijft deze (effectief) permanent op de poortelektrode-ingangen, omdat de zwevende poortelektrode volledig is omgeven door een isolatiemateriaal, dat als een barrière voor het ontladen van de zwevende 10 poortelektrode dient. Ladingen kunnen uit de zwevende poortelektrode worden verwijderd door blootstelling aan straling (ultraviolet licht, röntgenstralen), lawine-injectie of door tunneleffeet.
Er zijn verschillende inrichtingen toegepast om ladingen toe te voeren aan en af te voeren uit de zwevende poortelektrode en het 15 substraat; gewezen wordt op Frohmann-3entchkowsky, "A Fully-
Decoded 20k8-Bit Electrically—Programmable MQS-RCM", Digest 197"! , IEEE International Solid State Circuits Conference, pag. S0 - 81 en de Amerikaanse cctrooischriften 3.66o.3l9, 3.996.657 e2· ^.037.2^2.
Echter moeten tijdens de registratie van elektronen bij de zwevende 20 poort elektrode (''programmering”) van dergelijke inrichtingen gro te stromen vloeien, omdat slechts een kleine fractie van de programmeer stroom voldoende wordt verplaatst en voldoende energie heeft om de zwevende elektrode via het betrekkelijk dikke oxyde, (bijvoorbeeld 1000 2) te bereiken. Een andere methode is die, waar-25 bij gebruik wordt gemaakt van een zeer dun oxyde met een nauwkeurig voorafbepaalde dikte in het gebied van ongeveer 50 - 200 2 om de zwevende poortelektrode van een programmeeraansluiting in de substraat te scheiden; Ξ. Harari, "A 256-Bit Nonvolatile Static RAM", Digest 1973 IEEE International Solid State Circuits Conference, 30 pag. 108 - 109 en Amerikaans octrooischrift 3.500.1^-2. Het is evenwel lastig dergelijke zeer dunne oxydelagen met een nauwkeurig geregelde dikte en elektrische eigenschappen op een betrouwbare wijze op grote schaal te vervaardigen.
Een verbeterd tunneleffect tussen meervoudige lagen van poly- j 35 silicium kan de basis vormen van verdere niet-vluehtige elementen 8 0 0 0 4 3β f ï 3 en er zijn verschillende halfgeleiderinrichtingen, vaarin van een dergelijk verbeterd tunneleffect gebruik wordt genaakt, voorgestel!;
DiMaria en Kerr, "Interface Effects and High Conductivity in Oxides Grown from Pclycrystalline Silicon",. Applied Physics Letters, 5 pag. 505 - 507, november 1975; Andersen en Kerr, "Evidence for Surface Asperity Mechanism of Conductivity in Oxides Grown in Polycrystalline Silicon", Journal Applied Physics, pag. ^33^- - ^836,
Vol b8, no. 11, november 1977, Amerikaans octrooischrift U.099·196 en Berenga e.a. "E2 PROM 17 Synthesizer", 1978 IEEE International 10 Solid State Circuit Conference, pag. 19& - 197. Sen dergeli.jk verbeterd tunneleffect maakt het mcgelijk, dat betrekkelijk dikke oxyden tunnelelementen scheiden onder gebruik van relatief gebruikelijke programmeerspanningen. Dergelijke niet-vluchtige halfgelei-dergeheugeninriehtingen vertonen evenwel nog steeds verschillende 15 nadelen en beperkingen en verbeterde halfgeleiderinrichtingen met zwevende poortelektrode zijn gewenst. In dit verband behoren verschillende destructieve mechanismen bij de gebruikelijke ladings-injectie/verwijderingsprccessen. Het is bekend, dat grote stroomdicht heden voor de zwevende pooit elektrode via het isolatiemate-20 riaal het aantal perioden van de inrichting degraderen. Een praktisch effect is het beperken van het totale aantal ladingsinjectie-en ladingsvervijderingshardelingen of "perioden", die bij de inrichting met zwevende poortelektrode kunnen worden uitgevoerd.
Aangezien het totale aantal perioden en de totale ladingsvasthoud-25 levensduur uitermate belangrijke parameters zijn voor de nuttige levensduur van de inrichting tijdens het bedrijf, is het duidelijk, dat bepaalde constructies en middelen van ladingstransport naar de zwevende poortelektrcde van bijzonder groot belang zijn, cm deze inherent schadelijke effecten tot een minimum terug te brengen.
30 De uitvinding beoogt derhalve te voorzien in een inrichting met zwevende poortelektrcde, waarbij gebruik wordt gemaakt van een substraatkoppeling voor een elektrisch te wijzigen, niet-vluchtig halfgeleidergeheugenelement. Een ander doel van ie uitvinding is het verschaffen van een inrichting voor het begrenzen en het geven -- 35 van een bepaalde vorm aan de momentane stromen, die over de oxyden 80 0 0 4 36 vordert gevoerd teneinde de nuttige levensduur van de inrichting te verbeteren.
De uitvinding zal onderstaand nader vorden toegelieht onder verwijzing naar de tekening. Daarbij toont : 5 fig. 1 een bovenaanzicht van een uitvoeringsvorm van een niet- vluchtig, elektrisch te programmeren halfgeleidend geheugen met zvevende poortelektrode volgens de uitvinding; fig. 2 een dvarsdoorsnede van de uitvoeringsvorm volgens fig. 1 over de lijn ÏI-II; 10 fig- 3 een schematische dvarsdoorsnede vaarin het zelf-regelen de ketengedeelte van de uitvoeringsvorm volgens fig. 1 is ’weergegeven, inclusief de voorspanningseiektrode, de zvevende poortelektrode en de uitvis/opzamelelektrodepoortketenelementen van de uitvoeringsvorm volgens fig, 1; 15 fig. U een grafische voorstelling van de inrichtingsregel- capaciteit als functie van het verschil in potentiaal tussen de voorspanningselektrode en de zvevende poort elektrode voor verschillende doteerniveaus; fig. 5 sen bovenaanzicht van een andere uitvoeringsvorm van een 20 niet-vluchtig, elektrisch te programmeren geheugen met zvevende poortelektrode, voorzien van een lateraal tunnelelektrodestelsel; en fig. 6 een dvarsdcorsnede van de uitvoeringsvorm volgens fig. 5·
In het algemeen is de uitvinding gericht op een niet-vluchtig elektrisch te wijzigen halfgeleidergeheugenelement van het zveven-25 de-poortelektrcdetype, voorzien van een automatisch, zelf-regelend stelsel, dat dient om de aan de zvevende poort elektrode toegevoerde programmeerstromen te beperken en het aantal nuttige geheugen-perioden te vergroten. De inrichting is verder gericht op een verk-vijze voor het laden en ontladen van de zvevende poortelektrode van 30 een dergelijke inrichting. In verband hiermede omvatten inrichtingen volgens de uitvinding een in hoofdzaak monokristallijne halfgeleider substraat met een bepaald geleidingstype en een elektrisch geïsoleerde zvevende-poortgeleider, die zich op de substraat bevindt. De inrichtingen omvatten voorts elektrcneninjectie-organen ' 35 om elektronen aan de zvevende poortelektrode toe te voeren cm aan 800 0 4 36 5 deze elektrode een negatieve potentiaal te geven, elektronenafvcer-organen da elektronen uit de poortelektrode te verwijderen teneinde aan de poortelektrode een potentiaal te geven, welke meer positief is dan de genoemde negatieve potentiaal, een elektrisch te 5 isoleren voorspanningselektrode in de substraat met een gelei— dingstype, tegengesteld aan dat van de substraat, welke elektrode capacitief met de poortelektrode is- gekoppeld, en organen om de po-' tentiaaltoestand van de poortelektrode te detecteren. Deze elemen ten kunnen worden gecombineerd tot een automatisch zeif-regelend 10 ketenstelsel, waarmede het aantal nuttige perioden van de inrichting wordt vergroot, zoals later meer uitvoerig zal worden toegelicht.
Zoals aangegeven omvat de inrichting een in hoofdzaak mono-kristallijne halfgeleidersubstraat met een bepaald geleidingsty-15 pe en in dit verband wordt de voorkeur gegeven aan een monokris-talli.jne silieiumplaat van het p-type, ofschoon uit silicium bestaande substraten van het n-type , epitaxiale mcnokristel lij ne siliciumlaggn van het n- of ρ-type op een monokristallij-ne diëlektrische substraat, zoals saffier, en andere halfgeleider-20 materialen voor andere uitvoeringsvormen volgens de uitvinding mogelijk zijn.
Zoals eveneens is aangegeven, omvat de inrichting volgens ie uitvinding tenminste ëén zwevende poortelektrode, een elektrisch geïsoleerde geleider, die zich op de substraat bevindt. De zwe-25 vende poortgeleider kan bestaan uit een geleidende polysilicium poortelektrode, welke geheel door een isolatiemateriaal, zoals thermisch gegroeid silicium dioxyde is cmgeven. De poortelektrode kan van de substraat zijn gescheiden door op de gebruikelijke wijze gegroeide, diëlektrische silicium dioxydelagen met een gemak-30 kelijk te verkrijgen dikte, zoals in het gebied van ongeveer 500 tot ongeveer 150CQ .¾ . He* bovenvlak van ie poortelektrode, dat van de halfgeleidersubstraat is afgekeerd, kan zodanig zijn uitgevoerd, dat dit een grote hoeveelheid scherpe punten bevat, welke bestaan uit zeer kleine gebieden van polysilicium met een 35 groot aantal scherpe, naaiivomige uitsteeksels. Sr kan een 80 0 0 k 36 β elektronenemissie vanuit deze punten naar een zich daarboven bevindende uitviselektrode plaatsvinden, velke elektrode eveneens uit polykristaiiijn silicium kan bestaan, en vel bij een relatieve lage aangelegde spanning van minder dan ongeveer 30 V ten ge-5 volge van de vergrote jbvler-iTordheim-tunnelemissie en andere mechanismen. De middelen om ladingen aan de poortelektrode toe te voeren, kunnen een progrsamabesturingselektrode omvatten, die eveneens uit polysilieium is vervaardigd en zich onder een gedeelte van de poortelektrode bevindt. Het bovenvlak van deze be-10 sturingselektrode kan op een soortgelijke vijze zijn voorzien van een groot aantal scherpe punten, zodat de elektronenemissie uit de besturingselektrode naar de poortelektrode op een soorgelijke vijze kan plaats vinden bij relatief lage aangelegde spanningen van minder dan ongeveer 30 V potentiaalverschil tussen de besturings-15 elektrode en de poortelektrode.
Zoals eveneens is aangegeven, zijn organen voor het bepalen van de op de poortelektrode opgeslagen lading aanwezig en in dit geval kan een gedeelte van de poortelektrode de poortelektrode van de aftasttransistor vormen, die zich in de substraat bevindt. Indien 20 elektronen op de poortelektrode aanvesig.: zijn, kan de (bijvoorbeeld n-kanaal-)trartsistor vorden uitgeschakeld. Indien elektronen uit de poortelektrode zijn vervijderd, is de potentiaal daarvan positief en vordt de (n-kanaal)-aftasttransistor ingeschakeld. De in- of uittoestand van de transistor vormt een middel om de aanve-25 zigheid of afvezigheid van ladingen op de poortelektrode te detecteren en vóórziet derhalve in de basis van de geheugenwerking.
Een belangrijk element van een inrichting volgens de uitvinding is de elektrisch te isoleren voorspanningselektrode, die zich in de substraat aan het substraatoppervlak bij de poortelektrode be-30 vindt, en waarvan het geleidingstype tegengesteld is aan dat van de substraat. De voorspanningselektrode kan zich bevinden in het gebied, dat gedeeltelijk onder de uitvis/cpslagelekorode is gelegen en is van elk hiervan door een oxyde gescheiden, zodat de vcor-spanningselektrode zich zovel onder de poortelektrode als de uit-35 vis/opslagelektrode bevindt. -Omdat de voorspanningselektrode een 80 0 0 4 36 7 ..... "........ ..... " geleidingstype heeft, tegengesteld aan dat van de substraat, kan de voorspanningselektrode elektrisch van de substraat zi.jn gescheiden door de pn-overgangswerking onder invloed van een keervoor spanning, waarbij organen om de voorspanningselektrode op deze 5 wijze te isoleren in de inrichting aanwezig zijn. Een primaire functie van de voorspanningselektrode is het op de juiste wijze voorspannen door capacitieve werking van de poortelektrode tijdens de elektroneninjectie naar (d.w.z. tijdens een registratieperiode) en de elektronenemissie uit (d.w.z, tijdens een uitwisperiode) de 10 poortelektrode. Er zijn verschillende wijzen, waarop de potentiaal van de voorspanningselektrode kan worden geregeld. Deze potentiaal kan worden geregeld door een schakelelsnent of een schakelin-richting, zoals een transistor in de substraat van de inrichting, welke de voorspanningselektrode met een voorafbepaalde referentie-15 spanningsbron verbindt, wanneer de transistor wordt ingeschakeld.
Wanneer het schakelelement (zoals de schakeitransistor) is uitgeschakeld, is de voorspanningselektrode voldoende positief ten opzichte van de programmeereiektrode, die zich onder de portelek-trode bevindt en zullen elektronen een tunnel bewegen uit de prc-20 granmeerelektrode naar de poortelektrode uitvoeren, waardoor op zijn beurt de potentiaal van de poortelektrode wordt gewijzigd, doordat deze relatief meer' negatief wordt. Deze negatieve wijziging van de poortelektrodepotentiaal door het toevoeren van elektronen kan worden bepaald door geschikte aftastorganen, zoals een 25 MOS-transistor. Op een soortgelijke wijze kan de uitwis/opzamel- elektrode, welke de poortelektrode tenminste gedeeltelijk overlapt, en ten opzichte daarvan is geïsoleerd, op een voorafbepaalde positieve ' potentiaal worden gebracht, zodat elektronen een tunnel-beweging uit de poortelektrode naar de uitwis/cpslagelektrode 30 zullen uitvoeren. Op deze wijze kan aan de poortelektrode een relatief meer positieve spanning worden aangelegd, die door geschikte organen, zoals ie aftasttransistor, kan worden bepaald.
De automatische, zelf-regelende conpensatieketen van de ge-heugeninrichting kan in het gebied onder de coincidente poortelek- r 35 trode en voorspanningselektrode en substraat werden gevormd ten- 80 0 0 4 36 δ einde de stroompuls naar de poortelektrode tijdens een registra-tiewerking, vanneer de elektronen vanuit de programmeerpoort naar de poortelektrode bewegen, een bepaalde vorm te geven. Sen dergelijke keten beoogt de belasting over het tunnelcxyde tussen de ^ programmeerpoortpunten en de poortelektrode tot een minimum terug te brengen. Na een groot aantal bedrijfsperioden zijn evenwel grotere belastingen nodig cm een registratie uit te voeren ten gevolge van in het 0x7de ingevangen ladingen. Bedoelde keten stelt deze toestand automatisch in door te voorzien in een extra belasting 10 ... .
wanneer deze nedxg is. Het xs de ccmbxnatxe van het verschaffen van een minimale belasting aan de zwevende poortelektrode, de stroompulsvormgeving en het leveren van een extra belasting voor het compenseren van ingevangen ladingen, welke een belangrijk element vormt bij het vergroten van het aantal nuttige perioden in ^ een inrichting volgens de uitvinding. Verder wordt dit kenmerk op een zeer compacte wijze verwezenlijkt onder gebruik van de elektrische halfgeleideraard van de voorscanningselektrode en de plaatsing daarvan in het oppervlak van de halfgeleidende substraat.
In dit opzicht werkt de voorspanningselektrode, wanneer deze zich 20 in een elektrisch geïsoleerde toestand bevindt, als een variabel, capaeitief koepelorgaan om een groot gedeelte van de potentiaal van de uitwis·/opzamelelektrode aan de zwevende poortelektrode toe te voeren als functie van de potentiaal van deze laatstgenoemde elektrode. In dit verband wordt de capacitieve koppeling van de 25 uitwis/opzamelelektrodepotentiaal naar de zwevende elektrode gebruikt om tussen deze laatste en de programmeerelektrode een potentiaal op te wekken, welke voldoende is cm elektronen uit de programme erelektrode naar de poortelektrode over te dragen. De capaciteit van de capacitieve koppelorganen is evenwel zodanig variabel, 30 dat het gedeelte van de uitwis/opzamelelektrodepotentiaal, dat naar de zwevende poortelektrode wordt overgedragen, afneemt bij afnemende potentiaal van de zwevende poortelektrode en meer in het bijzonder afneemt bij een toenemend verschil tussen de potentiaal van de voorspanningselektrode en de poortelektrode. Derhalve ver- .
35 laagt de overdracht van ladingen naar de poortelektrode uit de 80 0 0 4 36 • > 9 prcgrammeerelektrode de capacitieve koppeling en derhalve de overdracht van ladingen naar de poortelektrode.
Onder verwijzing naar de tekening zal de uitvinding thans meer in het bijzonder worden beschreven voor een bepaalde uitvoerings-5 vorm van een niet-vluehtige, elektrisch te wijzigen haligeieider-inriehting, zoals deze is weergegeven in fig. 1 en 2. Ofschoon de inrichting 10 een MOS-inriehting met n-kanaai is, is het duidelijk, dat ook andere uitvoeringsvormen, zoals p-kanaalconfiguraties kunnen worden toegepast, 10 Zoals aangegeven in fig. 1 en 2 omvat de inrichting 10 een mc- nokristallijne silicium sucsuraat t1 van het p-type, welke bij de hier af geheelde uitvoeringsvorm een accept ordoteemiveau in het gebied van ongeveer 1x101 ^ tot ongeveer 1x10^ atoom/cm^ kan hebben.
Bij de substraat is een elektrisch geïsoleerde uit polysilicium 15 bestaande, zwevende poortelektrode 12 aanwezig,die capacitief met een voorspanningselektrode 13 in de substraat 11 is gekoppeld. De voorspanningselektrode 13 heeft in de substraat 11 een geleidings- type, tegengesteld aan dat van de substraat 11 en kan bij de hier afgeheelde uitvoeringsvorm een doncrverontreinigingsniveau van in 17 . v 20 het gebied van ongeveer 1x10 atomen/ezT hebben. De voorspanningselektrode 30 kan op een gebruikelijke wijze worden gevormd, bijvoorbeeld door diffusie of ionenimplantatie en bezit bij de afge-beelde uitvoeringsvorm bij wijze van voorbeeld een dikte van ongeveer 1 micron door ionenimplantatie van een donorverontreiniging 25 bij een implantatiedichtheid van 1x10' tot 1x10 atoom/cm-.
In de inrichting zijn eiektrodepotentiaalschakelorganen 1¼ aanwezig om aan de voorspanningselektrode 13 een voorafbepaalde potentiaal aan te leggen en de voorspanningselektrode elektrisch te isoleren. Op een soortgelijke wijze zijn organen 15 aanwezig 30 om elektroden aan de zwevende poortelektrode 12 toe te voeren en organen lo om elektronen uit de zwevende poortelektrode 12 te verwijderen, tezamen met de organen 17 cm de ladingstoestand van de poortelektrode 12 te bepalen.
De substraat 11 en de voorspanningselektrode 13 zijn van de -1 35 zwevende poortelektrode en andere pclykristailijne elektroden, 80 0 0 4 36 10 ........... .....
die de organen 1^ voor hst voorspannen en isoleren van de elektrode 13, de elekfcronentoevoerorganen 15' en de organen 16 voor het induceren van een elektronenemissie uit de zwevende poortelektrode . gescheiden door een uit een thermisch oxyde bestaand diëlektrikum 18, ^ dat bij de hier weergegeven uitvoeringsvorm onder een gebruikelijke thermische oxydatiemethode is gegroeid tot een interelementdikte van ongeveer 100
In dit verband omvatten de organen ih voor het voorspannen en elektrisch isoleren van de voorspanningselektrode 13 in de mono-^ kristallijne substraat 11 een kiesschakelaar-MOS-element 2k, gevormd tussen de voorspanningselektrode 13, een tussengelegen zone 27 van de substraat 11 en een voorspanningstoevoerzone 26 met hetzelfde geleidingstype als de voorspanningselektrode 13, met een uit polykristallijn silicium bestaande MQS-kiespoortelektrode 28, welke ^ is bestemd om de geleiding van de substraatzone 27 van het p-type tussen de voorspanningselektrode 13 en de voorspanningstoevoerzone 26 te regelen. De voorspanningstoevoerzone kan op een gebruikelijke wijze in de substraat worden gediffundeerd of geïmplanteerd en dient een betrekkelijk hoog doteerniveau te hebben voor het ver-20 krijgen van de grote geleiding. De waarden van de substraatdote- ring en omydedikte tussen de kiespoort van de voorspanningselektrode-schakeltransistcr 2b en de substraatzone 27 worden zodanig gekozen, dat men een gewenste drempelspanning, overeenkomstig de gebruikelijke ontwerpen verkrijgt.
25 Op een soortgelijke wijze bestaan de zwevende poortelektrode 12, de elektroneninjectie-organen 15 en de elekzronenverwijderor-ganen 16 uit polysiliciumlagen, die op een geschikte wijze sequentieel worden neergeslagen en geëtst en geoxydeerd teneinde het gewenste stelsel te vormen, als aangegeven in de fig. 1 en 2. 3ij 30 de weergegeven uitvoeringsvorm wordt gebruik gemaakt van drie sequentieel aangebrachte lagen 50, 52 en 5h van polysilicium. De voorspanningselektrodekiespoortelekzrode 23 kan uit een van ie drie polysiliciumlagen bestaan, doch is bij de hier weergegeven uitvoeringsvorm gevormd door de eerste laag 50. De organen 15 voor net 1 35 toevoeren van elektronen in de vorm van een prcgrammeerpocrtelek- 80 0 0 4 36 11 * * trode 30 worden op een soortgelijke wijze uit de eerste polysi-liciumlaag 50 vervaardigd, die is neergeslagen op de uit silicium-oxyde bestaande diëlektrisehe laag, gevormd door oxydatie van de substraat 11. 3e eerste poiys.ilieiumlaag 50 wordt zodanig behan-5 deld, dat oppervlaktepunten 3^· ontstaan en wel door oxydatie bij een temperatuur van bij benadering 1000° C. Sen soortgelijke procedure wordt gevolgd bij de tweede laag 52 van polysiiicium, welke wordt gebruikt voor bet vormen van de zwevende poortelektrode 12.
Het doel hiervan is het introduceren van scherpe punten 3^ aan de 10 bovenvlakken 36, Ho van de programmeerpoortelektrode en de zwevende poortelektrode, als aangegeven door de tanden in fig. 2. De punten zijn kleine uitsteeksels aan het oppervlak, die in grote hoeveelheden aanwezig zijn (bijvoorbeeld een oppervlaktedichtheid van . 5x1 Cr punten/cm ). Een groot gedeelte van de punten kan een gemiddel-15 de hoogte hebben, welke groter is dan de basisbreedte daarvan (bij-’ voorbeeld een basisbreedte van ongeveer ^-50 2 en een hoogte van ongeyeer 750 £). De toppen van de punten bezitten een zeer kleine kromtestraal, waardoor sterke locale velden bij een relatief geringe gemiddelde veldsterkte worden verkregen en derhalve de veld-20 sterkte, die voor een tuhheleffect nodig is, wordt gereduceerd.
Deze sterke, locale velden zijn voldoende om elektronen in relatief dikke oxyden te injecteren (voor tunneldoeleinden), waarbij de uitdrukking "tunneleffect" in ruimte zin dient te worden opgevat), waarbij gemiddeld een relatief laag verschil over het oxyde wordt 25 aangelegd. 3ij een glad oppervlak, waarbij dergelijke punten niet aanwezig zijn, worden geen elektronen bij ie lage spanningen in het dikke oxyde geïnjecteerd. Geschikte scherpe punten 3^ kunnen over een gebied van omstandigheden en een gebied van afmetingen worden verkregen en zijn niet beperkt tot het bovengenoemde bepaalde 30 voorbeeld. Sen derde polysiiiciumlaag 5^ wordt (na oxydatie van de tweede zwevende poortelektrodeiaag 52) ever de zwevende pocrtelek-trode 12 gebracht en behandeld veer het vormen van een uitvis/opslag-elektrcde 32, die in samenwerking met de scherpe punten van het bovenvlak van de zwevende poort elektrode 12 de organen 16 voer het 35 verwijderen van de elektronen uit de zwevende poortelektrode vormt. '** 80 0 0 4 36 12 ' .
De oxyden 18, 20, 21, 22, 23, die de verschillende polysilicium-lagen 50, 52, 5k scheiden en isoleren, kunnen op een geschikte wijze worden verkregen, "bijvoorbeeld door thermische oxydatie. Cp een soortgelijke wijze kan men aan de polysiliciumlagen 50, 52, 5^ 5 op een bekende fotolithografische wijze een bepaald patroon geven.
Het overlappende gebied i+i tussen de zwevende poortelektrode 12 en de programmeerelektrode is het gebied, waarin elektronen een tunnelbeweging vanuit de programmeerelektrode via het schei-dingsoxyde 22 naar de zwevende poortelektrode uitvoeren. Door de 10 poortelektrode 12 op een geschikte wijze met een positieve polariteit ten opzichte van de elektrode 30 voor te spannen, zullen elektronen een tunnebeweging vanuit de elektrode 30 naar de poort-elektrede 12 uitvoeren. De elektronenlading wordt vanuit de scherpe punten 3^ aan het oppervlak van de programmeerbesturingselektro-15 de door een versterkt tunneleffect in het scheidingsoxyde 22 geïnjecteerd en beweegt zich naar en wordt opgezameld door de zwevende poortelektrode 12" onder invloed van de positieve voorspanning.
JTadat de voorspanning van de zwevende poortelektrode 12 is weggenomen, worden de door een tunneleffect toegevoerde elektronen 20 op de zwevende poortelektrode bepaald aangezien zij geen energie hebben om de uit een isolerend oxyde bestaande energiebarrière te overschrijden. De elektronen kunnen in hoofdzaak oneindig lang op de zwevende elektrode worden vastgehouden totdat zij worden verwijderd.
25 Elektronen kunnen uit de zwevende poortelektrode worden verwij derd door middel van een uitwis/opslagelektrode, welke in poly-silicium met een glad ondervlak, gescheiden door een geschikt diëlek-trikum, zoals silicium oxyde, bij een gedeelte van het oppervlak van de zwevende poortelektrode is opgesteld, dat een grote dicht-30 heid aan scherpe punten bezit. Door de uitwis/opslagelektrode met een voldoend hoge positieve potentiaal ten opzichte van de zwevende poortelektrode voor te spannen, kunnen elektronen door tunneleffect uit de scherpe punten aan het bovenvlak van de zwevende poortelektrode naar de uitwis/opslagpoortelektrode bewegen. Cp deze wij- - 35 ze kan aan de zwevende poortelektrode een relatief positieve la- 80 0 0 4 36 13 ding worden gegeven, d.w.z. dat deze voor een n-kanaalinrichting wordt ingeschakeld. Het overlappende gebied ^5 tussen de uitwis/ registratie-eiektrcde 32 en de zwevende poortelektrode 12 is het gebied, waarin elektronen een tunneibeweging via het scheidings-5 0x7de 23 uit de zwevende poortelektrode naar de uitwis/registra-tie-elektrode uitvoeren. Bij de weergegeven uitvoeringsvormen hebben deze oxyden 22, 23 een dikte van bij benadering 1000 £ en derhalve kannen zij gemakkelijk op een betrouwbare, reproduceerbare wijze worden vervaardigd. In dit verband wordt erop gewezen, dat 10 ofsehoon bij de weergegeven uitvoeringsvorm als optimale dikte een dikte van 1000 £ van het uit silicium 0x7de bestaande diëlektrikum wordt gebruikt, de optimale dikte kan veranderen wanneer de ver-. vaardigingsmethoden worden verbeterd.
Zoals aangegeven, zijn organen 17 aanwezig om de potentiaal ^ van de zwevende poortelektrode 12 te bepalen en in verband hiermede strekt, als aangegeven in dig. 1, een gedeelte 19 van de poortelektrode 12 zich voorbij de vocrspanningsslektrode 13 uit teneinde de poortelektrode van een MCS-aftasttransistor 5ê te vormen, welke is voorzien van toevoer- en afvcergebieden 58, 60 van het n-tyue, gescheiden door een tusaangelegen gedeelte van de sub- 20 straat van het p-type, waarvan de geleiding door de lading op de poortelektrode wordt bestuurd.
Tijdens de werking van de inrichting 10 wordt de poortelektrode 12 oi geladen met een groot aantal elektronen, waardoor de span— ning van de elektrode laag wordt (negatief) en ie elektrode daardoor de zich op een afstand bevindende aftasttransistor pc uitschakelt, of de poortelektrode relatief positief geladen door het verwijderen van elektronen, waardoor de spanning van de elektrode hoog wordt en de zich op een afstand bevindende transistor pc wordt ingeschakeld. De exacte configuratie en plaats van ie aftasttransistor, waarvan de poortelektrode wordt gevormd door een gedeelte van de noortelektrode 12 is niet essentieel en kan op verschillende wijzen worden gemodifieerd. Het in— of untkarakter van de cp een afstand gelegen aftasttransistor p6 vormt de basns voor het -r- detecteren van ie geheugeatcestand van ie poortelektrode 12 van de aη η Π k 36 1Π inrichting 10. Deze geheugentoestand van de poortelektrode 12 kan worden gewijzigd door elektronen aan de poort toe te voeren (of te "programmeren") en door elektronen uit de poortelektrode te verwijderen (of "uit te vissen").
5 Tijdens het bedrijf hebben de uitvis/opslagelektrode 32 en de poortelektrode 12 in hoofdzaak een capacitieve samenwerking met de voorspanningselektrode 13 in de substraat 12. In dit verband wordt erop gewezen, dat de uitvis/opslagelektrode 32 een gedeelte van de voorspanningselektrode 13 overlapt, dat een koppelcondensator CC3 1 o van de eapaciteit vormt, welke wordt bepaald door factoren, zoals het overlappingsgebied en de dikte van het diëlektrische 027de 20.
Op een soortgelijke wijze overlapt de poortelektrode 12 een gedeelte van de voorspanningselektrode, waardoor een koppelcondensator CC2 wordt gevormd, waarvan de capaciteit wordt bepaald door het over-^ lappingsgehied en de dikte van de isolatie 21, het spanningsver schil tussen de poortelektrode 12 en de voorspanningselektrode 13 en de dotaerdichtheid van de voorspanningselektrode. Deze keten-elementan zijn half-scheaatisch in fig. 3 weergegeven. In het gebied van de capacitieve overlapping tussen de poortelektrode 12 en 20 de voorspanningselektrode 13 is een zelf-regelende compensatie-keten aanwezig ten gevolge van de aard van de spanningsvariabele condensator CC2, zoals later zal worden toegelicht.
Bij registreren of programmeren van de inrichting 10 wordt een aantal elektronen uit de programmeerelektrode 30 aan de poortelek- 25 ...
trode 12 toegevoerd. Teneinde een registratiecyclus van stappen uit te voeren teneinde elektronen aan de poortelektrode 12 toe te voeren, wordt een tunnelstroompuls van elektronen uit de programmeerelektrode 30 naar de poortelektrode 12 gericht. Dit tunneleffect treedt op in het overlappingsgebied Hl doordat de poortelektrode 30 12 op een voldoend positieve spanning ten opzichte van de programmeerelektrode 30 wordt gebracht.
Om de relatieve potentiaal van de poortelektrode 12 te verhogen wordt gebruik gemaakt van de capacitieve koppeling van de uitvis/ ©pslagelektrode 32 en de poortelektrode 12 met de vccrspannints- λ elektrode 13. Cm een registratieperiode uit te voeren kan de poort- 80 0 0 4 38 15- transistor 2b door sen referentiespanningsbron meer positief worden gemaakt dan de spanning van de substraat 11 en vel net een geschikte potentiaal V. , die aan de kiespoortelektrode 28 vordt aange-legd, zodat de voorspanningselektrode 13 in hoofdsaak in evenwicht 5 is met de potentiaal van de spanningsbron 26 en elektrisch ten op-ziehte van de substraat is geïsoleerd door de in de keerrichting voorgespannen p-n-overgang. De programmeerelektrode 30 kan tegelijkertijd op een voorafbepaalde referentiespanning worden gehouden. De kiespoorttransistor 2b kan dan niet-geleidend worden ge-10 maakt door aan de kiespoortelekzrcde 23 een geschikte potentiaal V . aan te leggen teneinde de voorspanningselektrode zwevend te laten.. De uitwis/opslagelektrode 32 kan dan worden geactiveerd door het aanleggen van een positieve spanning 7 . Omdat de uitwis/cp-slagelektrode capacitief met ie voorspanningselektrode is gekoppeld 15 (via de capaciteit CC3), zal de voorspanningselektrode 13 de neiging hebben em de spanning van de uitwis/opslagelektrode 32 te volgen bij een geschikte keuze van de verhoudingen tussen de capaciteit van CC2 en de capaciteit CC3* Zoals boven vermeld, is de condensator CC2 de koppelcapaciteit tussen de zwevende poortelek-20 trode 12 en de voorspanningselektrode 13. Wanneer de voorspanningselektrode 13 een voldoend hoge spanning ten opzichte van de prc-grammeerelefctrode 30 bereikt, zullen elektronen door tuhneleffect uit de progranmeerelektrode naar de poortelektrode 12 bewegen. Bij een voorkeursbedrijfsmodus werden de programmeerelektrode 30 en de 25 snanningsbron 26 on een gelijkspanning gehouden, welke meer in het bijzonder aardpotenniaai ( 0 7 ) is. De substraat spanning 7^ wordt op een gelijkspanningswaarde gehouden, welke meer negatief is dan Vgg, waarbij Vgg meer in het bijzonder is gelegen in het gebied van ongeveer -2 tot ongeveer -5 7.
30 Meer in het bijzonder begint een registratieperiode door de kies- poortelektrode 23 uit de "uit"-toestand (meer in het bijzonder 0 7) naar de "in'!-toestand (meer in het bijzonder ongeveer 2 tot ongeveer 5 7) te pulseren gedurende een periode, welke voldoende is om de voorspanningselektrode 13 in hcofdzaak in evenwicht te zf 35 brengen met de potentiaal van de spanningsbron 26, welke pe- DO ~ snniUifi 16 riode bij de hier beschouwde uitvoeringsvorm ongeveer 10 nancsec kan bedragen. Daarna wordt de ki espoort elektrode 28 uitgeschakeld, waardoor de voorspanningselektrode 13 zwevend of door de pn-over-gang geïsoleerd wordt gelaten bij de potentiaal V^g.
De uitwis/opslagelektrode 32 wordt tijdens de evenwichtstoestand van de voorspanningselektrode 13 op de potentiaal Vgg gehouden. Daarna wordt de potentiaal van de uitwis/opslagelektrode 32 verhoogd tot een registratiepotentiaal van bij benadering 25 V, welke potentiaal via de condensatot CC3 aan de zwevende voorspan-ningselektrode 13 en daarna via. de condensator CC2 aan de zevende 10 poortelektrode 12 wordt aangelegd. De verschillende bedrijfs-, besturings- en aftastpotentialen kunnen door geschikte contacten uit een uitwendige of zich op het plaatje bevindende energiebron worden geleverd of kunnen tenminste gedeeltelijk, op het plaatje ^ worden opgewekt. De weergegeven inrichting 10 kan deel uitmaken van een.stel inrichtingen (en wel zodanig, dat de verschillende span-ningsaansluitingen half-schematisch zijn weergegeven), die van geschikte organen voor het adresseren van de individuele inrichtingen, evenals voor het leveren en omschakelen van de verschillende span-ningen en pulsen kunnen zijn voorzien. De capacitieve koppeling van de uitwis/opslagelektrode 32 en de poortelektrode 12 met de voorspanningselektrode is een belangrijk kenmerk voor de werking van de inrichting 10. In dit verband dient de verhouding van CC2 tot CC3 bij voorkeur in het gebied van 1 : 2 tot ongeveer 2 : 1 en nog liever in het gebied van ongeveer 1 : 1 te zijn gelegen. Bij de af- 25 geheelde uitvoeringsvorm is CC2 in hocfdzaak gelijk aan CC3, waarbij deze verhouding van CC2 en CC3 (en andere capacitieve effecten) van de afgebeelde uitvoeringsvorm op deze wijze is gekozen.
De inrichting 10 voorziet in een zelf-regelende belastings-eompensatie tijdens de toevoer van elektronen aan de elektrode 12 uit de programmeerelektrode 30. Indien de doteerccncentrazie van het voorspanningselektrodegebied zeer groot is (bijvoorbeeld boven 18 *5 ongeveer 101 atoom/cm"5) kan de capaciteit CC2 worden beschouwd als een in hoofdzaak "metaalachtige'' potentiaal invariant conden-2^ satorbekleedsel wat betreft de aan de uitwis/opslagelektrode 32 800 0 4 36 π aangelegde overdracht spot ent iaal ten opzichte van de programmeer-elektrode 30 via de voorspanningselektrode 13 en de poortelektrode 12. Door evenwel de doteerdichtheid van de vocrspanningselektrode 13 op een geschikte wijze te regelen, kan het capacitieve onder-5 linge pötentiaalverbindingséffect op een voorafbepaalde wijze variant worden gemaakt teneinde de levensduur van de inrichting te verlengen.
Omdat de capaciteit CC2 tussen de voorspanningselektrode 13 en de zwevende poortelektrode 12' spannings-afhankelijk kan worden ge-10 maakt en omdat getunnelde ladingen uit de programmeerelektrode 30 de potentiaal van de elektrode 12 beïnvloeden, kan deze variabele capaciteit worden gebruikt om de tunnelstroom op een zelf-regelende en compenserende wijze te vormen en te begrenzen. Sen dergelijke pulsvorming van de zwevende poortelektrodetunnelstrooa kan worden 15 gebruikt om het aantal nuttige perioden van de inrichting te vergroten. Cp een soortgelijke wijze verkrijgt men een compensatie, welke op een doeltreffende wijze bijdraagt tot een grotere elektrische veldbelasting over de tunnelelektroden wanneer de inrichting tijdens hen gebruik begin" te degraderen.
20 3ij deze zekf-compensatie wordt gebruik gemaakt van bepaalde fysische eigenschappen van de elektrisch geïsoleerde (zwevende) voorspanningselektrode 13, welke bestaat uit een gebied met tegengestelde geleiding ten opzichte van de substraat 11. De vcorspan-ningselektrode 13 vormt, wanneer deze door afschakeling van de span-25 ningsbron 1„„ zwevend wordt geladen derhalve een cvergangs-geïso-leerd gebied in de substraat, dat elektrisch ten opzichte van de substraat, de zwevende poortelektrode en andere elektroden is geïsoleerd, De capaciteit CC2 tussen de zwevende poortelektrode en de voorspanningselektrode wordt in hcofdzaak bepaald door factoren 30 waaronder het spanningsverschil tussen deze elementen van de inrichting, de likte en de diëlektriciceitsccnstante van de tussen-gelegen isolatielaag en de ieteerdichtheid van het vcorspannings-elektrodegebied. Wanneer de zwevende peertelektrode 12 een posi-tieve potentiaal ten opzichte van de vocrspanningselektrode 13 ^ 35 heeft, wordt de capaciteit CC2 tussen deze elektroden op een maxi- 80 0 0 4 36 18 " ” ' " ' male "waarde gefixeerd, welke in hoofdzaak. wordt "bepaald door het overlappingsgebied en de dikte en de aiëlektriciteitsconstante van de isolerende silicium dicxydelaag 21. Derhalve is de pulsvorming gan de tnnnelstroom naar de zvevende poortelektrode uit de prcgram-5 meerelektrode 30 een gevolg van de variabele aard van deze capaciteit. Meer in het bijzonder kan ten opzichte van de elektroneninjectie of "registratie", zolang als geen turn elverking uit de pro-grammeerelektrode 30 naar de zvevende poortelektrode 12 plaats vindt, het potentiaalverschil tussen de voorspanningselektrode en de zve-10 vende poortelektrode klein blijven door een geschikte keuze van de capaciteiten CC2 en CC3- Wanneer evenwel eenmaal een tunnelverking vanuit de programmeerelektrode 30 naar de poortelektrode 12 begint, wordt de zwevende-poortelektrodepotentiaal steeds meer negatief ten opzichte van de voorspanningspoortelektrode 13. Hierdoor 15 treedt een daling van de totale aandrijfspanning over de tunnel-elektrode op, crndat de effectieve koppelcapaciteit tussen de zwevende poortelektrode en de voorspanningselektrode wordt gereduceerd.
Het effect hiervan is, dat de maximale piekstromen, welke vanuit de programmeerelektrode naar de zwevende poortelektrode kunnen 20 vloeien, op een bepaalde wijze worden gevormd, worden geregeld en beperkt. Het is bekend, dat door de regeling van de tunnelstroom door oxyden het totale aantal perioden, dat beschikbaar is, kan worden vergroot en derhalve een betere werking kan worden verkregen.
Zoals aangegeven, wordt, wanneer eenmaal een tunnelverking naar 25 de zvevende poortelektrode is opgetreden, de potentiaal van deze elektrode negatief ten opzichte van de zvevende voorspanningselektrode 13 en hierdoor neemt de capaciteit CC2 af. Zoals uit fig. 3 blijkt, wordt, wanneer de potentiaal op de poortelektrode 12 kleiner is dan de potentiaal van een zone 12S, die binnen het oppervlak 30 van de voorspanningselektrode is gelegen, een onttrekkingsgebied 12 A gevormd, dat veroorzaakt, dat CC2, de koppelcendensater tussen de zvevende poortelektrode en de voorspanningselektrode af-neenrt. Het gebied 12B kan worden beschouwd als een '’draadvormige'f * .7 verbinding of de gemeenschappelijke verbinding tussen het eapaci- dl 35 tieve element CC2 en het capacitieve element CC3· Op een soortge- 80 0 0 4 36 19 lijke wijze worden de gebieden 12C en 12D in de substraat gevormd, welke onttrekkingsgebieden zijn, die de in de keerrichting voorgespannen overgangsisolatia van het gebied 13 ten opzichte van de substraat 11 vormen. Deze onttrekkingsgebieden, welke optreden wan-5 neer de potentiaal van de zwevende poortelektrode 12 kleiner is dan de potentiaal van de voorspanningselektrode 13, verlagen de capaciteit CC2 tussen de zwevende poortelektrode' en de voorspanningselektrode. De variabele capaciteit van een elektrode ten opzichte van een onttrekkingsgebied kan worden vocrgesteld als een functie 10 van de potentiaal tussen de elektrode en de substraat; zie 3oyle & Smith, 1970, "Charge Coupled Semiconductor Devices", Bell Systems Technical Journal, ^9, pag. 58? - 593. 3ij de hier beschouwde uitvoeringsvorm kan de variabele capaciteit CC2 van de zwevende poortelektrode 12 ten opzichte van de voorspanningselektrode 13 15 in hoofdzaak worden voorgesteld door : ”;pr-
B ‘B
o waarbij Cq de maximale capaciteitswaarde (per erf) van de condensator is, gevormd door de naast elkaar gelegen oppervlakken van de 2Q zwevende poertelektrede 12, gedefinieerd als K 2ix 6 3 C = — , en 3 = - o x ui, α waarbij 6 de diëlektriciteitsconstante van het silicium dicxyde-gebied 21 tussen de zwevende poortelektrode 12 en de voorspanningselektrode 13 is, x de dikte van het diëlektrisehe gebied 21 tus-25 sen de zwevende poortelektrode 12 en de voorspanningselektrode 13 is, q, de elektronische lading is, de relatieve diëlektrici-
O
teitsconstante van silicium is, K, de relatieve dielektriciteits- -i constante van het gebied 21 is, dat de voorspanningselektrode 13 en de zwevende poort elektrode 12 van elkaar scheidt, 2T de doteer- 'ü ^ dichtheid van de voorspanningselektrode 13 is, 7 ce potentiaal van de voorspanningselektrode 13 minus de potentiaal T_,c van 8 0 0 0 4 3c 20 de zvevende poort elektrode 12 is, vaart ij A V "bij "benadering groter dan nul is, en 7^ de vlakke-bandspanning is.
Derhalve kan CC2 variëren van bijna gelijk aan Cq (een constante) voor een zeer grote doteerdichtheid (N), tot bijna nul ^ voor een zeer geringe doteerdichtheid (W), vaarbij de andere parameters constant zijn. De capaciteit CC2 vordt derhalve kleiner vanneer de zvevende poortelektrode 12 elektronen begint te ontvangen en negatief vordt. Wanneer evenvel A V kleiner is aan nul, dan heeft de capaciteit CC2 in hoofdzaak de relatief constante maximale 10 vaarde, C , daarvan.
De variabele capaciteit CC2 bestuurt de spanningskoppeling van de zvevende poortelektrode 12 en het voorspanningselektrodegebied 13 en .derhalve kan het potentiaalverschil tussen de programmeer-elektrode 30 en de zvevende poortelektrode, velk potentiaalverschil ^ de tunnelstrocm levert, op een gunstige vijze vorder, bestuurd door de doteerdichtheid JT van de voorspanningselektrode te regelen. De variatie in capaciteit CC2 voor een inrichting van het type, veer-gegeven in de tekening, is grafisch veergegeven in fig. i voor verschillende doteerniveaus van de voorspanningselektrode 13* In fig.
20 k is de verhouding van CC2 tot C^ uitgezet tegen het spanningsverschil Δ 7 tussen de voorspanningselektrodepotentiaal 7^+ en de potentiaal van de zvevende poortelektrode 12, voor doteerniveaus T o M' 3 13 van 1 x 10 donor at omen/cm'',. 1 x 10 doncratcmen/cm en 1 x 10 3 donoratomen/cm voor een uit silicium dioxyde bestaande diëlektri-kumdikte van ongeveer 800 A. Sen bijzonder gunstig gebied van variabiliteit van de capaciteit CC2 tijdens de registratieperiode vindt • · 17 men bij een voorspanningselektrodedeteerniveau van W = 10 atomen/ 3 em , vaarbij men tijdens de registratieperiode een CC2/C -verhou- o ding verkrijgt met een vaarde, gelegen tussen ongeveer 0,5 en 0,6, 30 \ vaarbij LA V na de elektroneninjectie meer in het bijzonder is gelegen tussen ongeveer 9 en ongeveer 10 7. Derhalve neemt de capaciteit CC2 tijdens een registratieperiode voor het voorbeeld met een 1*7 -5 dotering van 1 x 10 ’/cm0 met een factor van bijna 2 af. Bij uitvoeringsvormen van inrichtingen volgens de uitvinding, vaarbij een "~ 35 ....
variabele capaciteit aanvezig is, zal de doteerconcentratie variëren 80 0 0 4 36 21 16 1? van ongeveer 5 x 10 tot ongeveer 5 x 10 veer de vcorspannings-elektrode 13. Bij deze uitvoeringsvomen neemt de capaciteit CC2 tijdens de registratieperiode.hoogstens af met een factor van ongeveer 3 tot ongeveer 2 (d.v.z. zal de capaciteit afnemen tot on- ^ geveer 0,33 tot ongeveer 0,5 van eei initiële waarde, C ). Aangezien o de capaciteit GC2. een functie is van en afneemt als een functie van de totale tunnelstroom (d.v.z. de negatieve lading) naar de zvevende poortelektrode, verlaat de tunnelstroom zelf zijn eigen aandrijfpotentiaal en is deze op een effectieve wijze zelf-begren-^ zend wanneer de gewenste hoeveelheid lading tijdens een registratieperiode op de zvevende poortelektrode is getracht.
Het is derhalve duidelijk, dat de inrichting 10 een configuratie bezit, die de tunnelstroom zelf regelt en bestuurt. Het totale aantal bruikbare perioden, dat bij een dergelijke inrichting met zwe-^ vende elektrode beschikbaar is, is afhankelijk van de bij de toevoer van de elektronen gebruikte piekstreem- en tunnelstrocnvorm, en de aard van de capaciteit CC2 houdt de stromen klein en veroorzaakt een zo klein mogelijks affectieve belasting, waardoor de levensduur wordt vergroot.
20
Een ander kenmerk van de variabele CC2 is, dat deze ook de neiging heeft om een grotere belasting te verschaffen wanneer het moeilijker wordt de inrichting te programmeren, zoals bijvoorbeeld na een aantal perioden. In dit opzicht maakt de constructie van de inrichting 10 het mogelijk, dat de elektrische belasting van de 25 zwevende poortelektrode 12 wordt verhoogd totdat de programmering optreedt, waarop de door de afname van CC2 veroorzaakte zelf-regelende werking een reductie van het aandrijfveld veroorzaakt. Ha een aantal perioden evenwel is het mogelijk, dat ae tunnelstroom pas begint nadat de belasting een hogere vaarde heeft bereikt. Ou deze 30 ...
wijze heeft de inrichting 10 de neiging cm de noodzaak tot een grotere belasting te compenseren wanneer door het gebruik van de inrichting ie eigenscnapuen van het o:iyde in het betreffende gebied worden gedegradeerd.
* -2
Resumerende vóórziet da uitvinding· in een stelsel, dat inherent ^ 35 . = - deel uitmaakt van de geheugencel 10 en welk stelsel de elektronen- 80 0 0 4 35 22 ....... ' ' " .......... ......
tunnelstroom, die de neiging heeft era het aantal voor de inrichting beschikbare registratieperioden te vergroten, automatisch vormt en begrenst. Zelfs wanneer de registratie-eigenschappen beginnen te degraderen, werkt het inherente stelsel ook om de belasting te ver-5 groten teneinde de degradatie van de inrichting tegen te gaan. Deze kenmerken hebben de neiging cm sterk bij te dragen tot de nuttige levensduur van de geheugeninriehting 10.
De zwevende poertelektrode 12 van de inrichting 10 kan ook langs elektrische weg worden uitgewist en wel zodanig, dat de elektronen 10 uit de zwevende poort elektrode 12 van de geheugeninriehting kannen worden verwijderd door een geschikte "uitwisprocedure". Om elektronen te verwijderen, die op de zwevende poort elektrode 12 zijn opgeslagen, wordt de potentiaal van de uitwis/opslagelektrode 32 tot een voldoende positieve waarde ten opzichte van de zwevende poort-15 elektrode 12 verhoogd en wel zodanig, dat de elektronen worden geëmitteerd uit de punten 3½ op het bovenvlak van de zwevende poortelektrode naar het vlakke ondervlak h2 van de uitwis/opslagelektrode 32.
Om elektronen uit de zwevende poortelektrode 12 te verwijderen 20 wordt de kiespeorttransistor 2h geleidend gemaakt door het aanleggen van een potentiaal ST3T van ongeveer 5 V (bijvoorbeeld via de in fig. 1 afgebeelde 7. /V ..-schakelaar). De kiestransistor 2h wordt tijdens de gehele uitwisperiode in de geleidende toestand gehouden, zodat de voorspanningselektrode tijdens de gehele periode 25 door de geleidende verbinding met de spanningsvoedingszone 26 op de vaste referentispotentiaal Vgg wordt gehouden. Omdat de zwevende poortelektrode 12 capacitief met de voorspanningselektrode 13 is gekoppeld heeft deze de neiging om capacitief bij de vaste referen-
tiepotentiaal 7_ van de voorspanningselektrode te worden gehouden. bS
30 De uitwis/opslagelektrode 32 wordt dan op een zo hoge potentiaal 7^, voorgespannen, dat tussen de uitwis/opslagelektrode 32 en de zwevende poortelektrode 12 een voldoend spanningsverschil wordt opgewekt om te veroorzaken, dat elektronen een tunnelbeweging uit de zwevende poortelektrode 12 naar de uitwis/opslagelektrode 32 35 vanuit de punten 3^ aan het bovenvlak i+0 van de zwevende poort- " 80 0 0 4 36 23 elektrode raar ds uitwis/opslageiektrc&e 32 uit voeren, waardoor de zwevende poortelektrode 12 positief geladen blijft. Deze relatief positieve lading van de zwevende poert;elektrode 12 kan worden "bepaald door de geleiding van de aftasttransistor 56 na te gaan, 5 waarvan de peorteiektrode door een verlengstuk van de zwevende poort elektrode wordt gevormd.. Omdat de zwevende peorteiektrode een relatief positieve potentiaal ten opzichte van de potentiaal V heeft, wordt de transistor 5& ingeschakeld, zodat een stroom ub tussen de toevoer-afvoerzones van het 01+ -type vloeit wanneer 10 daarover een gesehikte potentiaal wordt aangelegd.
Derhalve voorziet de uitvinding in elektrisch uitwisbare ge-heugeninrichtingen en werkwijzen, die gewenste karakteristieken hebben en welke een zelf-regelende en compenserende inrichting omvatten voor het verlengen van de nuttige levensduur van de irrich-15 ting. Inrichtingen volgens de uitvinding kannen op eenvoudige wijze onder gebruik van normale MOS-aethcden worden vervaardigd.
De inrichtingen volgens de uitvinding kunnen worden gebruikt voor het vormen van een geheugenstelsel, zoals een elektrisch te wijzigen geheugenstelsel met slechts uitlezing (MRCM) onder toe-20· voeging van bekende decodeer- en bufferstelsels. De inrichtingen volgens de uitvinding kunnen ook worden gebruikt voor het vormen van fouten-tolerante elementen, die bijvoorbeeld de opbrengst bij de vervaardiging van inrichtingen kunnen verbeteren of andere logische banen in een micro-rekeninrichtingsplaatje kunnen ver-25 schaffen. Deze en andere ketenccmbinaties kunnen in nuttige en gemakkelijk te realiseren, geïntegreerde ketens worden gebruikt.
Ofschoon de uitvinding meer in het bijzonder is toegelicht voor een bepaalde uitvoeringsvorm en een bepaalde bedrijfsmodus is het duidelijk, dat talrijke varianten, modificaties en aanpassingen mo— 30 gelijk zijn. Zo vindt men bijvoorbeeld in fig. 5 cn o een andere uitvoeringsvorm 100 van een uiet-vluchtig, elektrisch te wijzigen geheugen, waarin een elektrsdestelsel met lateraal ongestelde punten en zvevende-poortei ektr odetunrelstremen zijn. _
Hiertoe omvat de inrichting 100 een uit nenokristallijn silicium + 35 van het p-type bestaande substraat 102 met daarin een monokristal- Λ Λ Λ Λ L Ύ £ 2k ~ .......
lijne yoorspanningselektrode 10¼ yan het n-type, die yia een in-gangstransistor (niet afgeteeld) tij net eind van een kanaalver-lengstuk 106 yan de yoorspanningselektrode 10¼ met een geschifte voorspanningselektrodebron is yertonden. Op de voorspanningselek-5 trode en capacitief daarmede gekoppeld en door een geschikte silicium diomydelaag 108 met een dikte yan tijyoorteeld 500 - 1000 2 daaryan gescheiden, teyinden zich een uit polysilicium bestaande uitwis/opslagelektrode 110 en de elektrisch geïsoleerde, zwevende uit polysilicium bestaande poortelektrode 112. Een verlengstuk 11 h-10 van de poortelektrode 112 vormt de poortelektrcde van een M0S-aftasttransistor 116, die toevoer- en af voergebieden van het N-type omvat, waarbij het uitsteeksel 11¼ zich verder uitstrekt voor het verschaffen -van de naastgelegen uit polysilicium bestaande programmeer elektrode 118. De programmeerelektrode 118 kan worden ver-15 vaardigd uit een eerste polysiliciumlaag, de zwevende poortelektrode uit de tweede polysiliciumlaag en de uitwis/opslagelektrode uit een derde polysiliciumlaag teneinde onmiddellijk naast elkaar gelegen stelsels te verkrijgen, zoals in de tekening is aangegeven.
De programmeerelektrode bezit punten 120, onmiddellijk naast (doch 20 door een silicium dioxydelaag 122 met een dikte van 500 - 1000 2 daarvan gescheiden) zwevende poortelektrode voor het tot stand brengen van een tunnelbeweging van elektronen uit de programmeerelaktrode naar de zwevende poortelektrode. Cp een soortgelijke wijze omvat de zwevende poortelektrode 112 punten 12U, welke onmiddellijk zijn 25 gelegen bij (doch daarvan zijn gescheiden door een silicium dioxyde-laag 126 met een dikte van 500 - 1000 2) de uitwis/opslagelektrode voor het tot stand brengen van een tunnelbeweging van elektronen uit de zwevende poortelektrode naar de uitwis/opslagelektrode.
Dergelijke laterale elektrodestelsels kunnen bijvoorbeeld worden 30 vervaardigd op een gebruikelijke wijze, zoals bij wijze van voorbeeld is beschreven in het Amerikaanse octrcoischrift ^.053.3^9 en de inrichting 100 kan worden bedreven op een wijze, zoals in het algemeen onder verwijzing naar de werking van ie inrichting 1C is beschreven. Als een andere uitvoeringsvorm kan een geheugen vol- -C
35 gens de uitvinding tezamen met een RAM-geheugeninrichting werden 80 0 0 4 36 25 geconstrueerd caa de RAM-inrichtingsinhoud permanent vast te hcuden. Men kan een groot stelsel van geheugeninrichtingen optouwen net x en y-kieselektroden en/ef implantaties voor het verschaffen van een adresseerbaar niet-vluchtig geheugenstel. Dergelijke aanpas-5 singen, modificaties en variaties vallen binnen het kader van de uitvinding.
80 0 0 4 36
Claims (20)
1. Niet-viuehtige, elektrisch, te wijzigen halfgeleiderinrichting gekenmerkt door een halfgeleiderlaag met een bepaald geleidings-type, een elektrisch te isoleren voorspanningselektrode aan het oppervlak van de halfgeleiderlaag en met een geleidingstype, tegen- 5 gesteld aan dat van de substraat, een elektrisch geïsoleerde, zwe-vende poortgeleider, welke zich op de voorspanningselektrode bevindt en capacitief daarmede is gekoppeld, een programmeerelektrode .bij de zwevende p oortelektrode voor het toevoeren van elektronen aan de zwevende poortelektrode, een uitwis/opslagelektrode bij de 10 zwevende poortelektrode voor het verwijderen van elektronen uit de zwevende poortelektrode bij. het opwekken van een elektrisch veld tussen de zwevende poortelektrode en de uitwis/opslagelektrode, waarbij de uitwis/opslagelektrode zich boven de voorspanningselek-trode bevindt en capacitief daarmede is gekoppeld, organen om de 15 voorspanningselektrode elektrisch te isoleren en daaraan een vooraf-bepaalde elektrische potentiaal toe te voeren, en organen om de elektrische potentiaal van de zwevende poortelektrode te bepalen.
2. Inrichting volgens conclusie 1 met het kenmerk, dat de halfgeleiderlaag een in hoofdzaak monokristallijne silicium substraat is. 20 3.~ Inrichting volgens conclusie 1 met het kenmerk, dat de half geleider substraat een substraat van het p-type is, waarbij de voorspanningselektrode uit een zone met het n-type in de substraat bestaat.
3. Inrichting volgens conclusie 1 met het kenmerk, dat de half- 25 geleidersubstraat een substraat van het p-type is en de voorspan ningselektrode een zone van het n-type in de substraat is. b. Inrichting volgens conclusie 1 met het kenmerk, dat de halfgeleiderlaag uit een epitaxiale siliciumlaag van het p-type cp een in hoofdzaak monokristallijne dubstraat bestaat.
5. Inrichting volgens conclusie U met het kenmerk, dat de mono kristallijne substraat een monokristallijne saffier of spinel sub-sraat is. 1 o. Inrichting volgens conclusie 1 met het kenmerk, dat de organen 80 0 0 4 36 y- r 27 · yoor het bepalen van de potentiaal van de zwevende poortelektrode een MQS-transiscor omvatten, vaarvan de poortelektrode door een gedeelte van de zwevsnde-pccrtgeleider vcrdt gevormd.
7. Inrichting volgens conclusie 1 met het kenmerk, dat de organen 5 voor het elektrisch isoleren van de voorspamingselektrode zijn voorzien van een schakeltransistcr cm de voorspamingselektrode met een spanningsbron'te verbinden en de verbinding tussen de voorscannings elektrode en de spanningsbron te verbreken onder bestuur van de sehakeltransistor.
8. Inrichting volgens conclusie 1 met het kenmerk,, dat de organen voor het elektrisch isoleren van de voorscanningselektrode een MOS-transistor omvatten, welke gedeeltelijk door een gedeelte van de voorspanningselektrode vcrdt gevormd.
9. Inrichting volgens· conclusie 1 met het kenmerk, dat de pro- 15' grzmeerelektrode bestaat uit en polykristallijne silicium elektrode, die door silicium dioxyde van de zwevende-poortgeieider is gescheiden en waarbij de programmeerelektrode is voorzien van opper-vlaktecuuten bij de zwevende poortelektrode om de elektronenscrocm uit de programmeerelektrode naar de zwevende poortelektrode onder 20 invloed van een elektrisch veld tussen de programmeerelektrode en de zwevende poortelektrode te vergroten.
10. Inrichting volgens conclusie 9 net her kenmerk, dat de uitwis/ opslagelektrode een polykristallijne silicium elektrode is en de zwevende pcortgeleider bestaat uit een polykristallijne silicium- 25 laag, die door silicium dioxyde van de uitwis/opslagelektrode is gescheiden, waarbij de uit polysiiicium bestaande zwevende pcort-elektrode is voorzien van oppervlaktepunten bij de uitwis/opslagelektrode teneinde de elektronenstroam uit de zwevende poortelektrode naar de uitwis/opslagelektrode onder invloed van een elek- 30 trisch. veld tussen de zwevende poortelektrode en de uitwis/opslagelektrode te vergreten.
11. Inrichting volgens conclusie 10 met hen kenmerk, dat een gedeelte van de uit polykriscaliijn silicium bestaande uitwis/orslag- - - elektrode de uit polykristallijn silicium bestaande zwevende pcoro- Z 35 elektrode overlapt en een gedeelte van de uit polykrrstallijn si- an η Ω i 36 licium bestaande zwevende poort elektrode de programmeerelektrode overlapt.
12. Inrichting volgens conclusie 1 met het kenmerk, dat de capa-citieve koppeling van de voorspanningselektrode met de zwevende 5 poortelefctrode groter is dan de respectieve capacitieve koppeling van. de programmeerelektrode met de zwevende poortelektrode en de capacitieve koppeling van de uitwis/opslagelektrode met de zwevende poortelektrode.
13. Inrichting volgens conclusie 1 met het kenmerk, dat de capa-10 citieve koppeling van de voorspanningselektrode en de zwevende poortelektrode en de capacitieve koppeling van de voorspanningselektrode en de uitwis/opslagelektrode bij benadering even groot is en groter is dan elke andere koppelingscapaciteit van de inrichting. 15 1^·. Inrichting volgens conclusie 1 met het kenmerk, dat de capa citeit, gevormd tussen de zwevende poortelektrode en de voorspanningselektrode een variabele capaciteit is, welke afhankelijk is van het spanningsverschil tussen de zwevende poortelektrode en de-voorspanningselektrode.
15. Inrichting volgens conclusie met het kenmerk,, dat de varia bele capaciteit afneemt bij een toenemend verschil tussen de voor— spanningselektrodepotentiaal en de zwevende poortelektrodepoten-tiaal.
16. Inrichting volgens conclusie 1 met het kenmerk, dat de voor-25 spanningseiektrode een doteerniveau in het gebied van ongeveer 16. yr o 5x10 atomen/cm tot ongeveer 5 x 10 1 atcmen/cm'5 heeft.
17. Inrichting volgens conclusie 1 met het kenmerk, dat de zwevende poortgeleider van de programmeerelektrode is gescheiden door een uit silicium aioxyde bestaande diëlektrische laag met een dikte 30 in het gebied van ongeveer 500 £ tot ongeveer 1000 £ en de zwevende poortelektrode van de uitwis/opslagelektrcde is gescheiden door een uit silicium dioxyde bestaande diëlektrische laag met een dikte in het gebied van ongeveer 500 £ tot ongeveer 1000 £.
18. Werkwijze voor het wijzigen van de elektrische lading op een 35 diëlektrisch geïsoleerde zwevende poortgeleider van een haifgeisi- 80 0 0 4 36 dende geheugeninrichting net het > emerk, dat sen in hoofdzaak mo-nokristallijne halfgeleidervccrsparringselektrode nat een bepaald geleidingstype, die capacitief net de zvevende poort elektrode is gekoppeld, elektrisch wordt geïsoleerd teneinde de voorspannings-^ elektrode in een in hoofdsaak zvevende elektrische toestand te brengen, aan een eerste elektrode bij.de zvevende poortelektrode, doch daarvan gescheiden door een tussengelegen diëlektrische laag een eerste raferentiepotentiaal vordt aangelegd, aan een tweede elektrode, die capacitief met de voorspanningselektrode is gekop-^ . peld. en bij' de zvevende poortelektrode is gelegen, doch daarvan door een tussengelegen diëlektrische laag is gescheiden, een tweede elektrische potentiaal wordt aangelegd, tenminste een hoofdgedeelte van de tweede potentiaal vanuit de tweede elektrode capacitief naar de voorscanningselektrode en vanuit de voorspanningselektrode 15 · - naar de zwevende poortelektrode wordt gekoppeld teneinde tussen ae zwevende poortelektrode en de eerste elektrode een potentiaalverschil op te wekken, en elektronen tussen de eerste elektrode en de zwevende poortelektrode worden cvsrgedragen onder invloed van het elektrische veld, dat wordt verschaft door het potentiaalverschil 20 . , tussen de zwevende poortelektrode en de eerste elektrode teneinde de elektrische lading op de zvevende poortelektrode te wijzigen.
19· Werkwijze volgens conclusie 18 met het kenmerk, dat de voorspanningselektrode een p-n-overgang met een in hoofdzaak mono-kristallijne halfgeleider met een geleidingstype, tegengesteld aan dat van de voorspanningselektrode vormt en de elektrische isolatie van de voorspanningselektrode wordt verkregen door de voorspanningselektrode tenminste gedeeltelijk in de keerrichting voor te spannen ten opzichte van de halfgeleider met tegengesteld geleidingstype .
20. Werkwijze volgens conclusie 13 met het kenmerk, dat een gedeelte van de zwevende roertelektrode een gedeelte van de eerste elektrode overlapt, waarbij de eerste elektrode in het gebied daarvan, dat door de zwevende poertelektrode wordt cverlant, van punten is voor- zien, waarbij het elektrische veld veroorzaakt, dat elektronen 85 - , . vanuit de eerste elektroce naar ae zwevende rccrtgeleider venen. ο η n fl A 3 6 overgedragen en waarbij de voorscanningselektrode een zodanige do-teerdiehtheid heeft, dat de overdracht ran elektronen uit de eerste elektrode naar de zwevende poortelektrode de eapacitieve koppeling van de zwevende poo-rtelektrcde en.de voorspanningselektrode redu-5 ceert.
21. Werkwijze volgens conclusie 18'met net kenmerk, dat de elektrische lading op de zwevende poortelektrode vervolgens wordt gewijzigd in een polariteit, tegengesteld aan die, welke wordt veroorzaakt door de overdracht van elektronen tussen de eerste elek- 10 trede en de zwevende poortelektrode, door aan de tweede elektrode een derde elektrische potentiaal aan te leggen en de voorspannings-elektrode op een zodanige tweede referentrepotentiaal te houden, dat tussen de zwevende poortelektrode en de tweede elektrode een tweede potentiaalverschil wordt opgewekt, en elektronen tussen de 15 zwevende poort elektrode en de tweede elektrode worden over gedragen onder invloed van het door het tweede potentiaalverschil opgewekte elektrische veld,
22. Werkwijze volgens conclusie 21 met het kenmerk, dat een gedeelte van de tweede elektrode een gedeelte van de zwevende poort- 20 elektrode overlapt, waarbij de zwevende poortelektrode is voorzien van punten in het gebied daarvan., dat door de tweede elektrode wordt overlapt, en waarbij het elektrische veld tussen de tweede elektrode en de zwevende poortelektrode veroorzaakt, dat elektronen uit de zwevende poortelektrode naar de tweede elektrode worden 25 overgedragen.
23. Werkwijze volgens conclusie 22 met het kenmerk, dat de tweede elektrische potentiaal en de derde elektrische potentiaal in hocfd-zaak aan elkaar gelijk zijn en het verschil tussen de tweede en derde potentialen en de aan de eerste elektrode aangelegde refe- 30 rentispotentiaal niet groter is dan ongeveer 25 V. 2b. Werkwijze volgens- conclusie 23 met het kenmerk, dat de aan de eerste elektrode aangelegde eerste referentieootestiaal en de aan de voorspanningselektrode aangelegde tweede referencieoctentiaal *" **· in hoofdzaak aan. elkaar gelijk zijn. 90 0 0 4 36
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/006,030 US4274012A (en) | 1979-01-24 | 1979-01-24 | Substrate coupled floating gate memory cell |
US603079 | 1979-01-24 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8000436A true NL8000436A (nl) | 1980-07-28 |
Family
ID=21718946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8000436A NL8000436A (nl) | 1979-01-24 | 1980-01-23 | Niet-vluchtige elektrisch te wijzigen halfgeleiderinrichting. |
Country Status (13)
Country | Link |
---|---|
US (2) | US4274012A (nl) |
JP (1) | JPS5599780A (nl) |
KR (1) | KR830001453B1 (nl) |
BE (1) | BE881328A (nl) |
CA (1) | CA1133636A (nl) |
DE (1) | DE3002493A1 (nl) |
FR (1) | FR2447611A1 (nl) |
GB (1) | GB2041645B (nl) |
IE (1) | IE49130B1 (nl) |
IL (1) | IL59060A (nl) |
IT (1) | IT1127576B (nl) |
NL (1) | NL8000436A (nl) |
SE (1) | SE8000393L (nl) |
Families Citing this family (137)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617652A (en) * | 1979-01-24 | 1986-10-14 | Xicor, Inc. | Integrated high voltage distribution and control systems |
US4486769A (en) * | 1979-01-24 | 1984-12-04 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory device with substrate coupling electrode |
US4488060A (en) * | 1979-01-24 | 1984-12-11 | Xicor, Inc. | High voltage ramp rate control systems |
US4520461A (en) * | 1979-01-24 | 1985-05-28 | Xicor, Inc. | Integrated high voltage distribution and control systems |
DE2908796C3 (de) * | 1979-03-07 | 1982-04-01 | Siemens AG, 1000 Berlin und 8000 München | Umprogrammierbarer Halbleiter-Festwertspeicher vom Floating-Gate-Typ |
US4561004A (en) * | 1979-10-26 | 1985-12-24 | Texas Instruments | High density, electrically erasable, floating gate memory cell |
US4380863A (en) * | 1979-12-10 | 1983-04-26 | Texas Instruments Incorporated | Method of making double level polysilicon series transistor devices |
JPS5927102B2 (ja) * | 1979-12-24 | 1984-07-03 | 富士通株式会社 | 半導体記憶装置 |
JPS56120166A (en) * | 1980-02-27 | 1981-09-21 | Hitachi Ltd | Semiconductor ic device and manufacture thereof |
US4334292A (en) * | 1980-05-27 | 1982-06-08 | International Business Machines Corp. | Low voltage electrically erasable programmable read only memory |
IT1209227B (it) * | 1980-06-04 | 1989-07-16 | Sgs Microelettronica Spa | Cella di memoria non volatile a 'gate' flottante elettricamente alterabile. |
US4404577A (en) * | 1980-06-30 | 1983-09-13 | International Business Machines Corp. | Electrically alterable read only memory cell |
JPS5743470A (en) * | 1980-08-29 | 1982-03-11 | Fujitsu Ltd | Semiconductor device |
US4380056A (en) * | 1980-10-10 | 1983-04-12 | Hughes Aircraft Company | Charge coupled device focal plane with serial register having interdigitated electrodes |
DE3175125D1 (en) * | 1980-11-20 | 1986-09-18 | Toshiba Kk | Semiconductor memory device and method for manufacturing the same |
US4477825A (en) * | 1981-12-28 | 1984-10-16 | National Semiconductor Corporation | Electrically programmable and erasable memory cell |
FR2543726B1 (fr) * | 1983-03-31 | 1985-06-14 | Efcis | Cellule de memoire ram non volatile a transistors cmos a grille flottante commune |
US4757360A (en) * | 1983-07-06 | 1988-07-12 | Rca Corporation | Floating gate memory device with facing asperities on floating and control gates |
US4630238A (en) * | 1983-10-14 | 1986-12-16 | Fujitsu Limited | Semiconductor memory device |
US4868629A (en) * | 1984-05-15 | 1989-09-19 | Waferscale Integration, Inc. | Self-aligned split gate EPROM |
US4639893A (en) * | 1984-05-15 | 1987-01-27 | Wafer Scale Integration, Inc. | Self-aligned split gate EPROM |
US4795719A (en) * | 1984-05-15 | 1989-01-03 | Waferscale Integration, Inc. | Self-aligned split gate eprom process |
US4665417A (en) * | 1984-09-27 | 1987-05-12 | International Business Machines Corporation | Non-volatile dynamic random access memory cell |
US4729115A (en) * | 1984-09-27 | 1988-03-01 | International Business Machines Corporation | Non-volatile dynamic random access memory cell |
JPS6180866A (ja) * | 1984-09-27 | 1986-04-24 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 不揮発性半導体メモリ・セル |
US4616245A (en) * | 1984-10-29 | 1986-10-07 | Ncr Corporation | Direct-write silicon nitride EEPROM cell |
US5172196A (en) * | 1984-11-26 | 1992-12-15 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
US4665503A (en) * | 1985-01-15 | 1987-05-12 | Massachusetts Institute Of Technology | Non-volatile memory devices |
JPS61246995A (ja) * | 1985-04-24 | 1986-11-04 | Fujitsu Ltd | 不揮発性ランダムアクセスメモリ装置 |
US4752912A (en) * | 1985-05-14 | 1988-06-21 | Xicor, Inc. | Nonvolatile electrically alterable memory and method |
US4599706A (en) * | 1985-05-14 | 1986-07-08 | Xicor, Inc. | Nonvolatile electrically alterable memory |
US5357459A (en) * | 1985-07-15 | 1994-10-18 | Texas Instruments Incorporated | Nonvolatile capacitor random access memory |
US4962322A (en) * | 1988-12-05 | 1990-10-09 | Texas Instruments Incorporated | Nonvolatible capacitor random access memory |
JPS6273653A (ja) * | 1985-09-26 | 1987-04-04 | Mitsubishi Electric Corp | 容量回路構造 |
JPS6289364A (ja) * | 1985-10-16 | 1987-04-23 | Seiko Instr & Electronics Ltd | 不揮発性半導体記憶装置 |
US4829482A (en) * | 1985-10-18 | 1989-05-09 | Xicor, Inc. | Current metering apparatus for optimally inducing field emission of electrons in tunneling devices and the like |
US4715014A (en) * | 1985-10-29 | 1987-12-22 | Texas Instruments Incorporated | Modified three transistor EEPROM cell |
US4774202A (en) * | 1985-11-07 | 1988-09-27 | Sprague Electric Company | Memory device with interconnected polysilicon layers and method for making |
US4706102A (en) * | 1985-11-07 | 1987-11-10 | Sprague Electric Company | Memory device with interconnected polysilicon layers and method for making |
JPS62217493A (ja) * | 1986-02-27 | 1987-09-24 | Fujitsu Ltd | 半導体不揮発性記憶装置 |
US4735919A (en) * | 1986-04-15 | 1988-04-05 | General Electric Company | Method of making a floating gate memory cell |
EP0253014B1 (en) * | 1986-07-18 | 1990-04-11 | Nippondenso Co., Ltd. | Method of manufacturing a monvolatile semiconductor memory apparatus with writing and erasing capability |
US4809225A (en) * | 1987-07-02 | 1989-02-28 | Ramtron Corporation | Memory cell with volatile and non-volatile portions having ferroelectric capacitors |
US5434811A (en) * | 1987-11-19 | 1995-07-18 | National Semiconductor Corporation | Non-destructive read ferroelectric based memory circuit |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5324677A (en) * | 1988-06-15 | 1994-06-28 | Seiko Instruments Inc. | Method of making memory cell and a peripheral circuit |
US4958318A (en) * | 1988-07-08 | 1990-09-18 | Eliyahou Harari | Sidewall capacitor DRAM cell |
US5023694A (en) * | 1988-08-03 | 1991-06-11 | Xicor, Inc. | Side wall contact in a nonvolatile electrically alterable memory cell |
US5227649A (en) * | 1989-02-27 | 1993-07-13 | Texas Instruments Incorporated | Circuit layout and method for VLSI circuits having local interconnects |
DE69033438T2 (de) * | 1989-04-13 | 2000-07-06 | Sandisk Corp., Santa Clara | Austausch von fehlerhaften Speicherzellen einer EEprommatritze |
ATE135495T1 (de) * | 1989-06-21 | 1996-03-15 | Xicor Inc | Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht |
US5153691A (en) * | 1989-06-21 | 1992-10-06 | Xicor, Inc. | Apparatus for a dual thickness floating gate memory cell |
US5012132A (en) * | 1989-10-05 | 1991-04-30 | Xicor, Inc. | Dual mode high voltage coupler |
IT1236980B (it) * | 1989-12-22 | 1993-05-12 | Sgs Thomson Microelectronics | Cella di memoria eprom non volatile a gate divisa e processo ad isolamento di campo autoallineato per l'ottenimento della cella suddetta |
US5043780A (en) * | 1990-01-03 | 1991-08-27 | Micron Technology, Inc. | DRAM cell having a texturized polysilicon lower capacitor plate for increased capacitance |
US5166771A (en) * | 1990-01-12 | 1992-11-24 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
US5124774A (en) * | 1990-01-12 | 1992-06-23 | Paradigm Technology, Inc. | Compact SRAM cell layout |
US5483104A (en) * | 1990-01-12 | 1996-01-09 | Paradigm Technology, Inc. | Self-aligning contact and interconnect structure |
US5208176A (en) * | 1990-01-16 | 1993-05-04 | Micron Technology, Inc. | Method of fabricating an enhanced dynamic random access memory (DRAM) cell capacitor using multiple polysilicon texturization |
US5202850A (en) * | 1990-01-22 | 1993-04-13 | Silicon Storage Technology, Inc. | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate |
US5242848A (en) * | 1990-01-22 | 1993-09-07 | Silicon Storage Technology, Inc. | Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device |
US5029130A (en) * | 1990-01-22 | 1991-07-02 | Silicon Storage Technology, Inc. | Single transistor non-valatile electrically alterable semiconductor memory device |
US5572054A (en) * | 1990-01-22 | 1996-11-05 | Silicon Storage Technology, Inc. | Method of operating a single transistor non-volatile electrically alterable semiconductor memory device |
US5067108A (en) * | 1990-01-22 | 1991-11-19 | Silicon Storage Technology, Inc. | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate |
US5153880A (en) * | 1990-03-12 | 1992-10-06 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
US5161157A (en) * | 1990-03-12 | 1992-11-03 | Xicor, Inc. | Field-programmable redundancy apparatus for memory arrays |
US5097449A (en) * | 1990-03-15 | 1992-03-17 | Vlsi Technology, Inc. | Non-volatile memory structure |
US5309386A (en) * | 1990-05-14 | 1994-05-03 | Sharp Kabushiki Kaisha | Semiconductor memory with enhanced capacity |
US5331164A (en) * | 1991-03-19 | 1994-07-19 | California Institute Of Technology | Particle sensor array |
US5291439A (en) * | 1991-09-12 | 1994-03-01 | International Business Machines Corporation | Semiconductor memory cell and memory array with inversion layer |
US5331189A (en) * | 1992-06-19 | 1994-07-19 | International Business Machines Corporation | Asymmetric multilayered dielectric material and a flash EEPROM using the same |
US5479368A (en) * | 1993-09-30 | 1995-12-26 | Cirrus Logic, Inc. | Spacer flash cell device with vertically oriented floating gate |
US5640031A (en) * | 1993-09-30 | 1997-06-17 | Keshtbod; Parviz | Spacer flash cell process |
US5416738A (en) * | 1994-05-27 | 1995-05-16 | Alliance Semiconductor Corporation | Single transistor flash EPROM cell and method of operation |
US5478767A (en) * | 1994-09-30 | 1995-12-26 | United Microelectronics Corporation | Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers |
US5481492A (en) * | 1994-12-14 | 1996-01-02 | The United States Of America As Represented By The Secretary Of The Navy | Floating gate injection voltage regulator |
US5625211A (en) * | 1995-01-12 | 1997-04-29 | Actel Corporation | Two-transistor electrically-alterable switch employing hot electron injection and fowler nordheim tunneling |
US5780892A (en) * | 1995-03-21 | 1998-07-14 | Winbond Electronics Corporation | Flash E2 PROM cell structure with poly floating and control gates |
US5675531A (en) * | 1995-04-05 | 1997-10-07 | International Business Machines Corporation | Device for information storage using field emission |
DE69610017D1 (de) * | 1995-05-25 | 2000-10-05 | Matsushita Electric Ind Co Ltd | Nichtlineares Element und bistabile Speicheranordnung |
KR100246782B1 (ko) * | 1996-08-30 | 2000-03-15 | 김영환 | 메모리 셀 어레이 |
US5889303A (en) * | 1997-04-07 | 1999-03-30 | Motorola, Inc. | Split-Control gate electrically erasable programmable read only memory (EEPROM) cell |
FR2764426B1 (fr) * | 1997-06-04 | 1999-07-16 | Sgs Thomson Microelectronics | Circuit integre a memoire non volatile electriquement programmable avec registre de configuration d'options |
KR100260281B1 (ko) * | 1997-12-09 | 2000-07-01 | 윤덕용 | 비휘발성 정적 기억소자 |
US6242304B1 (en) | 1998-05-29 | 2001-06-05 | Micron Technology, Inc. | Method and structure for textured surfaces in floating gate tunneling oxide devices |
US6121088A (en) | 1998-09-17 | 2000-09-19 | Taiwan Semiconductor Manufacturing Company | Method of manufacture of undoped polysilicon as the floating-gate of a split-gate flash cell |
US6266075B1 (en) | 1999-07-08 | 2001-07-24 | Brady Worldwide, Inc. | Printer with memory device for storing platen pressures |
US6154392A (en) * | 1999-10-12 | 2000-11-28 | Patti; Robert | Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell |
US6689668B1 (en) | 2000-08-31 | 2004-02-10 | Samsung Austin Semiconductor, L.P. | Methods to improve density and uniformity of hemispherical grain silicon layers |
US6403455B1 (en) | 2000-08-31 | 2002-06-11 | Samsung Austin Semiconductor, L.P. | Methods of fabricating a memory device |
JP4802415B2 (ja) * | 2001-08-13 | 2011-10-26 | 日本テキサス・インスツルメンツ株式会社 | 強誘電体メモリ |
US6563730B1 (en) | 2002-04-09 | 2003-05-13 | National Semiconductor Corporation | Low power static RAM architecture |
US7058849B2 (en) * | 2002-07-02 | 2006-06-06 | Micron Technology, Inc. | Use of non-volatile memory to perform rollback function |
US7050323B2 (en) * | 2002-08-29 | 2006-05-23 | Texas Instruments Incorporated | Ferroelectric memory |
US6711051B1 (en) | 2002-09-05 | 2004-03-23 | National Semiconductor Corporation | Static RAM architecture with bit line partitioning |
US6961279B2 (en) * | 2004-03-10 | 2005-11-01 | Linear Technology Corporation | Floating gate nonvolatile memory circuits and methods |
US9601493B2 (en) | 2006-11-29 | 2017-03-21 | Zeno Semiconductor, Inc | Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making |
US8159868B2 (en) | 2008-08-22 | 2012-04-17 | Zeno Semiconductor, Inc. | Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating |
US8547756B2 (en) | 2010-10-04 | 2013-10-01 | Zeno Semiconductor, Inc. | Semiconductor memory device having an electrically floating body transistor |
US9391079B2 (en) | 2007-11-29 | 2016-07-12 | Zeno Semiconductor, Inc. | Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making |
US8514622B2 (en) | 2007-11-29 | 2013-08-20 | Zeno Semiconductor, Inc. | Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making |
US8194451B2 (en) * | 2007-11-29 | 2012-06-05 | Zeno Semiconductor, Inc. | Memory cells, memory cell arrays, methods of using and methods of making |
US7760548B2 (en) | 2006-11-29 | 2010-07-20 | Yuniarto Widjaja | Semiconductor memory having both volatile and non-volatile functionality and method of operating |
US8077536B2 (en) | 2008-08-05 | 2011-12-13 | Zeno Semiconductor, Inc. | Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle |
US9230651B2 (en) | 2012-04-08 | 2016-01-05 | Zeno Semiconductor, Inc. | Memory device having electrically floating body transitor |
US8320191B2 (en) | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
US8059459B2 (en) * | 2007-10-24 | 2011-11-15 | Zeno Semiconductor, Inc. | Semiconductor memory having both volatile and non-volatile functionality and method of operating |
US8130548B2 (en) | 2007-11-29 | 2012-03-06 | Zeno Semiconductor, Inc. | Semiconductor memory having electrically floating body transistor |
US8264875B2 (en) | 2010-10-04 | 2012-09-11 | Zeno Semiconducor, Inc. | Semiconductor memory device having an electrically floating body transistor |
US8130547B2 (en) | 2007-11-29 | 2012-03-06 | Zeno Semiconductor, Inc. | Method of maintaining the state of semiconductor memory having electrically floating body transistor |
US10403361B2 (en) | 2007-11-29 | 2019-09-03 | Zeno Semiconductor, Inc. | Memory cells, memory cell arrays, methods of using and methods of making |
US8174886B2 (en) | 2007-11-29 | 2012-05-08 | Zeno Semiconductor, Inc. | Semiconductor memory having electrically floating body transistor |
US8014200B2 (en) | 2008-04-08 | 2011-09-06 | Zeno Semiconductor, Inc. | Semiconductor memory having volatile and multi-bit, non-volatile functionality and methods of operating |
JP2010056474A (ja) * | 2008-08-29 | 2010-03-11 | Fujifilm Corp | 固体撮像素子及び撮像装置 |
JP2010056475A (ja) * | 2008-08-29 | 2010-03-11 | Fujifilm Corp | 固体撮像素子及び撮像装置 |
USRE47381E1 (en) | 2008-09-03 | 2019-05-07 | Zeno Semiconductor, Inc. | Forming semiconductor cells with regions of varying conductivity |
WO2016176248A1 (en) | 2015-04-29 | 2016-11-03 | Zeno Semiconductor, Inc. | A mosfet and memory cell having improved drain current through back bias application |
US11908899B2 (en) | 2009-02-20 | 2024-02-20 | Zeno Semiconductor, Inc. | MOSFET and memory cell having improved drain current through back bias application |
EP2532005A4 (en) | 2010-02-07 | 2016-06-22 | Zeno Semiconductor Inc | SEMICONDUCTOR MEMORY DEVICE HAVING AN ELECTRICALLY FLOATING BODY TRANSISTOR, SEMICONDUCTOR MEMORY DEVICE HAVING A VOLATILE AND NON-VOLATILE FUNCTION, AND METHOD OF OPERATION THEREOF |
US10340276B2 (en) | 2010-03-02 | 2019-07-02 | Zeno Semiconductor, Inc. | Method of maintaining the state of semiconductor memory having electrically floating body transistor |
US10461084B2 (en) | 2010-03-02 | 2019-10-29 | Zeno Semiconductor, Inc. | Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making |
US9922981B2 (en) | 2010-03-02 | 2018-03-20 | Zeno Semiconductor, Inc. | Compact semiconductor memory device having reduced number of contacts, methods of operating and methods of making |
US8582359B2 (en) | 2010-11-16 | 2013-11-12 | Zeno Semiconductor, Inc. | Dual-port semiconductor memory and first-in first-out (FIFO) memory having electrically floating body transistor |
US8957458B2 (en) | 2011-03-24 | 2015-02-17 | Zeno Semiconductor, Inc. | Asymmetric semiconductor memory device having electrically floating body transistor |
US9025358B2 (en) | 2011-10-13 | 2015-05-05 | Zeno Semiconductor Inc | Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating |
JP6362542B2 (ja) | 2012-02-16 | 2018-07-25 | ジーノ セミコンダクター, インコーポレイテッド | 第1および第2のトランジスタを備えるメモリセルおよび動作の方法 |
US9208880B2 (en) | 2013-01-14 | 2015-12-08 | Zeno Semiconductor, Inc. | Content addressable memory device having electrically floating body transistor |
US9029922B2 (en) | 2013-03-09 | 2015-05-12 | Zeno Semiconductor, Inc. | Memory device comprising electrically floating body transistor |
US9275723B2 (en) | 2013-04-10 | 2016-03-01 | Zeno Semiconductor, Inc. | Scalable floating body memory cell for memory compilers and method of using floating body memories with memory compilers |
US9368625B2 (en) | 2013-05-01 | 2016-06-14 | Zeno Semiconductor, Inc. | NAND string utilizing floating body memory cell |
US9281022B2 (en) | 2013-07-10 | 2016-03-08 | Zeno Semiconductor, Inc. | Systems and methods for reducing standby power in floating body memory devices |
US9548119B2 (en) | 2014-01-15 | 2017-01-17 | Zeno Semiconductor, Inc | Memory device comprising an electrically floating body transistor |
US9496053B2 (en) | 2014-08-15 | 2016-11-15 | Zeno Semiconductor, Inc. | Memory device comprising electrically floating body transistor |
US10553683B2 (en) | 2015-04-29 | 2020-02-04 | Zeno Semiconductor, Inc. | MOSFET and memory cell having improved drain current through back bias application |
US10079301B2 (en) | 2016-11-01 | 2018-09-18 | Zeno Semiconductor, Inc. | Memory device comprising an electrically floating body transistor and methods of using |
WO2019204525A1 (en) | 2018-04-18 | 2019-10-24 | Zeno Semiconductor, Inc. | A memory device comprising an electrically floating body transistor |
US11600663B2 (en) | 2019-01-11 | 2023-03-07 | Zeno Semiconductor, Inc. | Memory cell and memory array select transistor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3800297A (en) * | 1972-06-03 | 1974-03-26 | Gen Electric | Non-volatile associative memory |
US4037242A (en) * | 1975-12-29 | 1977-07-19 | Texas Instruments Incorporated | Dual injector, floating gate MOS electrically alterable, non-volatile semiconductor memory device |
US4119995A (en) * | 1976-08-23 | 1978-10-10 | Intel Corporation | Electrically programmable and electrically erasable MOS memory cell |
US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
DE2743422A1 (de) * | 1977-09-27 | 1979-03-29 | Siemens Ag | Wortweise loeschbarer, nicht fluechtiger speicher in floating-gate-technik |
US4128773A (en) * | 1977-11-07 | 1978-12-05 | Hughes Aircraft Company | Volatile/non-volatile logic latch circuit |
US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
-
1979
- 1979-01-24 US US06/006,030 patent/US4274012A/en not_active Expired - Lifetime
- 1979-01-24 US US06/006,029 patent/US4300212A/en not_active Expired - Lifetime
- 1979-12-31 IL IL59060A patent/IL59060A/xx unknown
-
1980
- 1980-01-02 IE IE4/80A patent/IE49130B1/en unknown
- 1980-01-07 GB GB8000399A patent/GB2041645B/en not_active Expired
- 1980-01-17 SE SE8000393A patent/SE8000393L/xx not_active Application Discontinuation
- 1980-01-22 IT IT47668/80A patent/IT1127576B/it active
- 1980-01-23 FR FR8001398A patent/FR2447611A1/fr active Granted
- 1980-01-23 NL NL8000436A patent/NL8000436A/nl not_active Application Discontinuation
- 1980-01-24 CA CA344,354A patent/CA1133636A/en not_active Expired
- 1980-01-24 KR KR1019800000255A patent/KR830001453B1/ko active
- 1980-01-24 DE DE19803002493 patent/DE3002493A1/de active Granted
- 1980-01-24 JP JP739080A patent/JPS5599780A/ja active Granted
- 1980-01-24 BE BE0/199092A patent/BE881328A/fr not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
IT1127576B (it) | 1986-05-21 |
DE3002493C2 (nl) | 1990-12-20 |
SE8000393L (sv) | 1980-07-25 |
CA1133636A (en) | 1982-10-12 |
IE49130B1 (en) | 1985-08-07 |
KR830002397A (ko) | 1983-05-28 |
IT8047668A0 (it) | 1980-01-22 |
JPS6252955B2 (nl) | 1987-11-07 |
US4300212A (en) | 1981-11-10 |
DE3002493A1 (de) | 1980-08-07 |
IL59060A (en) | 1982-03-31 |
BE881328A (fr) | 1980-05-16 |
FR2447611B1 (nl) | 1985-03-22 |
FR2447611A1 (fr) | 1980-08-22 |
GB2041645B (en) | 1983-03-09 |
GB2041645A (en) | 1980-09-10 |
US4274012A (en) | 1981-06-16 |
KR830001453B1 (ko) | 1983-07-29 |
IL59060A0 (en) | 1980-03-31 |
IE800004L (en) | 1980-07-24 |
JPS5599780A (en) | 1980-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8000436A (nl) | Niet-vluchtige elektrisch te wijzigen halfgeleiderinrichting. | |
US4953928A (en) | MOS device for long-term learning | |
CA2286193C (en) | Nonvolatile memory | |
EP0360504B1 (en) | One transistor flash eprom cell | |
CA1070836A (en) | Insulated gate field-effect transistor read-only memory cell | |
US5029130A (en) | Single transistor non-valatile electrically alterable semiconductor memory device | |
KR100466902B1 (ko) | 비휘발성메모리셀및그메모리셀을액세스하는방법 | |
US5258949A (en) | Nonvolatile memory with enhanced carrier generation and method for programming the same | |
EP0177816B1 (en) | Non-volatile dynamic random access memory cell | |
KR100395769B1 (ko) | 비휘발성 메모리 장치의 소거 방법 | |
US6580642B1 (en) | Method of erasing nonvolatile tunneling injector memory cell | |
US6717203B2 (en) | Compact nonvolatile memory using substrate hot carrier injection | |
WO2006033717A2 (en) | Non-volatile nanocrystal memory transistors using low voltage impact ionization | |
EP0175894B1 (en) | Non-volatile semiconductor storage cell | |
EP0053013A2 (en) | Non-volatile semiconductor memory device | |
EP0176714B1 (en) | Memory cell storing logic data in volatile and non-volatile forms | |
TWI857520B (zh) | Nor型快閃記憶體裝置及其程式化方法 | |
US12041782B2 (en) | Memory device with ferroelectric charge trapping layer | |
US6563163B1 (en) | Nonvolatile memory using deep level capture of carrier at corner structure of oxide film | |
JPH04213837A (ja) | 電荷結合デバイス | |
TW202418958A (zh) | Nor型快閃記憶體裝置及其程式化方法 | |
SU1149789A1 (ru) | Элемент пам ти дл посто нного запоминающего устройства (его варианты) | |
GB2081972A (en) | Non volatile ram element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
BV | The patent application has lapsed |