KR100260281B1 - 비휘발성 정적 기억소자 - Google Patents

비휘발성 정적 기억소자 Download PDF

Info

Publication number
KR100260281B1
KR100260281B1 KR1019970066889A KR19970066889A KR100260281B1 KR 100260281 B1 KR100260281 B1 KR 100260281B1 KR 1019970066889 A KR1019970066889 A KR 1019970066889A KR 19970066889 A KR19970066889 A KR 19970066889A KR 100260281 B1 KR100260281 B1 KR 100260281B1
Authority
KR
South Korea
Prior art keywords
memory device
nonvolatile
static memory
silicon substrate
floating gate
Prior art date
Application number
KR1019970066889A
Other languages
English (en)
Other versions
KR19990048245A (ko
Inventor
허성회
한철희
Original Assignee
윤덕용
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원 filed Critical 윤덕용
Priority to KR1019970066889A priority Critical patent/KR100260281B1/ko
Priority to US09/130,801 priority patent/US6064590A/en
Publication of KR19990048245A publication Critical patent/KR19990048245A/ko
Application granted granted Critical
Publication of KR100260281B1 publication Critical patent/KR100260281B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down

Landscapes

  • Non-Volatile Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 비휘발성 기억소자를 이용하여 정적 기억소자에 비휘발성 특성을 부여한 비휘발성 정적 기억소자에 관한 것으로서, 특히 비휘발성 기억소자를 정적 기억소자의 두 기억단에 연결하여, 비휘발성 기억소자의 부유 게이트(14)에 저장된 전하에 따른 문턱전압의 차이에 의해 발생하는 정적 기억소자의 두 기억단의 정전 용량 차이를 이용하여 정보를 비휘발성으로 저장하고 재생하며, 비휘발성 기억소자의 붕소 주입층(12)을 정적 기억소자의 로드 소자(17)와 공유함으로써 일반적인 정적 기억소자의 제조공정과 호환성이 있어서 그 적용이 용이하고, 정적 기억소자의 비휘발성 특성의 추가에 필요한 면적을 최소화할 수 있는 비휘발성 정적 기억소자에 관한 것이다.

Description

비휘발성 정적 기억소자
본 발명은 비휘발성 기억소자를 이용하여 정적 기억소자에 비휘발성을 부여한 비휘발성 정적 기억소자에 관한 것이다.
지금까지 널리 사용되는 기억소자로는 동적 기억소자(DRAM)와 정적 기억소자(SRAM)가 있고, 일부에서 비휘발성 기억소자(non-volatile memory)를 사용하고 있다. 이중 동적 기억소자와 정적 기억소자는 전원을 제거하면 저장된 정보가 없어지는 단점을 가지는 반면 동작 속도가 빠르다는 장점을 가지고 있다. 반면 비휘발성 기억소자는 전원을 제거하여도 저장된 정보가 유지되지만 정보를 읽고 쓰는 시간이 오래 걸리는 단점을 가지고 있다.
따라서 두 종류의 장점을 취합하고자 여러 시도가 있어 왔다.
그 하나로 정적 기억소자에 하나의 비휘발성 기억소자를 추가하여 비휘발성을 부여한 것이 있다(참고문헌 : Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2PROM backup transfer, U.S. Patent 4 96528).
이는 정적 기억소자와 비휘발성 기억소자를 단순하게 결합시킨 것으로 정보를 이동시키는 속도가 느리고 차지하는 면적이 큰 문제점이 있다.
다른 시도로는 정적 기억소자에 비휘발성 기억소자와 스위칭용도의 소자를 추가하여 비휘발성을 부여한 것이 있다(참고문헌: IEEE J.Solid State Circuits, Vol.18, No.5 D.J.Lee, N.J.Becker and et al. pp.525-531, Oct. 1983). 그러나 여기에 소개된 것은 추가로 필요한 면적이 크고 대칭성이 나빠져 정보 유지 능력이 손상되는 문제점이 있다.
또 다른 시도로는 종래의 정적 기억소자에 평면형태의 비휘발성 기억소자를 추가하고 이를 스위칭할 수 있는 소자들을 추가하여 비휘발성 특성을 부여한 것이 있다(참고문헌: IEEE J.Solid State Circuits, Vol.32, No.6 P.J.Wright and R.U.Madurawe pp.918-919, June. 1997). 그러나 이것은 대칭성이 나빠지고 정적 기억소자가 동작하는 중에도 추가된 소자가 동작하므로 소자 성능에 영향을 줄 수 있는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해소하기 위한 것으로, 정적 기억소자에 비휘발성 기억소자를 유기적으로 결합시켜 정보의 이동 속도가 빠르고 차지하는 면적이 작은 비휘발성 정적 기억소자를 제공하는 데 그 목적이 있다.
도 1a는 본 발명에 이용되는 비대칭적으로 부유 게이트가 있는 다결정 실리콘 박막을 기판으로 사용하는 비휘발성 기억소자의 단면도
도 1b는 본 발명에 이용되는 분리된 두 개의 부유 게이트를 가진 다결정 실리콘 박막을 기판으로 사용하는 비휘발성 기억소자의 단면도
도 1c는 본 발명에 이용되는 분리된 두 개의 부유 게이트를 가진 단결정 실리콘을 기판으로 사용하는 비휘발성 기억소자의 단면도
도 2는 본 발명에 따른 비휘발성 정적 기억소자의 회로도
도 3은 본 발명에 따른 비휘발성 정적 기억소자의 저장된 정보를 되살리는 동작의 모사 파형도
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 실리콘 기판 12 : 붕소 주입층
13 : 터널링 산화막 14 : 부유 게이트
15 : 제어 게이트 16 : 구동 소자
17 : 로드 소자 18 : 비휘발성 기억소자
19 : 접근 소자 20 : 기억 신호선
21 : 전원선
상기와 같은 목적을 달성하기 위하여 본 발명은 정적 기억소자에 부유 게이트에 저장된 전하에 따라 문턱전압의 상대적 크기가 달라지는 두 부분으로 구성된 비휘발성 기억소자를 추가하고 비휘발성 기억소자의 일정 게이트 전압에서 발생하는 정전 용량의 차이가 정적 기억소자의 정보로 나타남으로써 정적 기억소자에 비휘발성이 부여되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
먼저 본 발명에 사용되는 비휘발성 기억소자의 일 실시예를 도 1a를 참조하여 설명한다.
양측면에 붕소주입층(12)을 갖는 실리콘 기판(11) 위에 비활성 기억소자의 채널은 두 부분으로 나뉜다. 한 부분은 윗부분에 제어 게이트(15)만 있고 다른부분은 부유 게이트(14)와 제어 게이트(15)가 모두 있으며, 부유 게이트(14)의 하부에는 터널링 산화막(13)이 형성되어 있고, 상기 실리콘 기판(11)은 다결정 실리콘으로 이루어진다.
이러한 비휘발성 기억소자의 동작을 설명하면, 부유 게이트(14)에 저장된 전하가 없을 경우, 제어 게이트(15)만 있는 부분의 문턱전압은 부유 게이트(14)와 제어 게이트(15)가 모두 있는 부분의 문턱 전압보다 낮다. 부유 게이트(14)에 음전하가 저장되면 부유 게이트(14)와 제어 게이트(15)가 모두 있는 부분의 문턱전압이 작아져 제어 게이트(15)만 있는 부분의 문턱전압보다 낮아진다.
그러므로 부유 게이트(14)에 저장된 전하가 없는 상태에서 제어 게이트(15)에 음(-)의 전압을 가하면 제어 게이트(15)만 있는 부분이 먼저 소통되어 채널에 양(+)의 전하가 모인다.
반대로, 부유 게이트(14)에 음의 전하가 저장되어 있으면 부유 게이트(14)와 제어 게이트(15)가 모두 있는 부분이 먼저 소통되어 채널에 양의 전하가 모인다.
따라서 양의 전하가 모인 부분에서의 게이트(14, 15)와 붕소 주입층(12)사이의 정전용량이 증가하게 된다.
본 발명에 사용되는 비휘발성 기억소자의 다른 실시예를 도 1b를 참조하여 설명한다.
본 실시예의 비휘발성 기억소자는 양측면에 붕소주입층(12)을 갖는 실리콘 기판(11) 위에 하부에 터널링 산화막(13)이 형성되며, 분리 대칭을 이루는 두 개의 부유 게이트(14)와, 상기 부유 게이트 위에 제어 게이트(15)가 형성되어 있으며, 상기 실리콘 기판(11)은 다결정 실리콘으로 이루어진다.
이와 같은 비휘발성 기억소자는 두 개의 부유 게이트(14) 중 음의 전하가 저장된 부유 게이트측이 문턱전압이 낮아지고, 제어 게이트(15)에 음(-)의 전압을 가하면 음의 전하가 저장된 채널에 양의 전하가 모이게 된다.
본 발명에 사용되는 비휘발성 기억소자의 또 다른 실시예는 도 1c에 나타낸 바와 같이 도 1b의 비휘발성 기억소자와 동일하게 구성되고, 다만 실리콘 기판(11)이 단결정 실리콘으로 이루어진다.
상기와 같은 문턱전압의 차이에 의해 발생되는 정전 용량의 차이를 이용한 본 발명의 비휘발성 정적 기억소자를 도 2의 회로도를 참조하여 상세히 설명한다.
도 2는 도 1a의 비휘발성 기억소자(18)를 이용한 것이며, 비휘발성 기억소자(18)와 기억신호선(20)을 제외한 부분은 일반적인 정적 기억소자에서 사용되는 부분이다. 그리고 비휘발성 기억소자(18)는 정적 기억소자의 두 기억단에 연결되며, 붕소 주입층(12)은 로드 소자(17)와 공유된다.
먼저 정상적인 동작상태에서는 기억신호선(20)에 양의 전압이 인가되어 비휘발성 기억소자(18)는 오프 상태가 되고, 나머지 회로는 일반적인 정적 기억소자로서 동작을 하게 된다.
부유 게이트(14)와 제어 게이트(15)가 모두 있는 쪽 붕소 주입층(12)에 낮은 전압이 인가되어 있을 경우, 기억신호선(20)에 큰 양의 전압이 인가되면 제어 게이트(15)와 붕소 주입층(12)사이의 전압차에 의해 전자가 터널링 산화막(13)을 통해 부유 게이트(14)로 주입된다.
그러나 부유 게이트(14)와 제어 게이트(15)가 모두 있는 쪽의 붕소 주입층(12)에 높은 전압이 인가되어 있을 경우, 기억신호선(20)에 큰 양의 전압이 인가되더라도 제어게이트(15)와 붕소 주입층(12)사이의 전압차가 작아 전자가 부유 게이트(14)로 주입되지 못한다.
이와 같이 부유 게이트(14)와 제어 게이트(15)가 모두 있는 쪽의 붕소 주입층(12)에 낮은 전압이나 높은 전압이 인가되어 있을 경우에는 접근 소자(19)는 오프 상태이다.
한편, 기억신호선(20)에 큰 음의 전압이 인가되면 부유 게이트(14)에 저장된 전하는 제어 게이트(15)와 붕소 주입층(12) 사이의 전압차에 의해 터널링 산화막(13)을 통해 제거된다.
이러한 구조의 회로를 갖는 비휘발성 정적 기억소자에서 저장된 정보를 되살리는 동작을 도 3을 참조하여 상세하게 설명한다.
전원선(21)의 전압이 0인 상태에서 전원선(21)에 인가되는 전압을 상승시키면 비휘발성 기억소자(18)의 양쪽 붕소주입층(12)의 전압이 같이 상승한다. 이 전압이 비휘발성 기억소자(18)의 두 부분 중 문턱전압이 낮은 부분의 문턱전압에 이르면 이 부분이 먼저 소통되고 이 부분의 정전 용량이 증가한다. 정전 용량이 증가하면 전압의 상승이 느려지고 정적 기억소자 부분의 역할로 이 부분의 전압이 낮아지고 문턱전압이 높은 부분의 전압은 전원선(21)에 인가된 전압과 같아지게 된다.
그러므로 부유 게이트(14)에 음전하가 저장되어 있으면 문턱 전압이 낮은 제어 게이트(15)와 부유 게이트(14)가 모두 있는 부분이 먼저 소통되고, 그 결과 앞서 설명한 바와 같이 부유 게이트(14)와 제어 게이트(15)가 모두 있는 쪽의 붕소 주입층(12)의 전압이 0으로 되어 저장신호선(20)에 큰 양의 전압을 인가하였을 때의 상태로 된다.
반대로 부유 게이트(14)에 음전하가 저장되어 있지 않으면 문턱 전압이 낮은 제어 게이트(15)만 있는 부분이 먼저 소통되고, 그 결과 부유 게이트(14)와 제어 게이트(15)가 모두 있는 쪽의 붕소 주입층(12)의 전압이 전원선(21)에 인가된 전압과 같아져 저장신호선(20)에 큰 양의 전압을 인가하였을 때의 상태로 된다.
따라서 전원이 차단되었다 다시 공급되면 이전의 정보가 되살아나게 되는 것이다.
상술한 바와 같이 본 발명은 정적 기억소자에 단순히 비휘발성 기억소자를 추가하여 비휘발성 정적 기억소자를 구성함으로써 종래의 정적 기억소자의 제조공정과 호환성이 있어 그 전용이 용이하며, 추가된 비휘발성 기억소자에만 전원 고전압이 인가되므로 기존 설계에 적용이 용이하다. 또한 로드 소자와 비휘발성 기억소자의 불순물 주입층인 붕소 주입층이 공유되므로 기억소자가 차지하는 면적이 작아 집적도를 향상시킬 수 있다.
따라서 본 발명을 이용하면 작은 면적의 고성능 비휘발성 정적 기억소자를 쉽게 제작할 수 있다.

Claims (7)

  1. 구동소자(16), 로드소자(17) 및 접근소자(19)를 포함하여 구성된 정적 기억소자에 비휘발성 특성을 부가한 비휘발성 정적 기억소자에 있어서,
    정적 기억소자에 실리콘 기판(11)과; 상기 실리콘 기판(11)의 양측면에 형성되는 불순물로서 붕소가 주입된 붕소 주입층(12)과; 상기 실리콘 기판(11) 위에 형성되며 하부에 터널링 산화막(13)이 형성된 부유 게이트(14) 및 제어 게이트(15)로 구성된 비휘발성 기억소자를 추가하여, 상기 부유 게이트(14)에 저장된 전하에 따른 문턱 전압의 차이를 이용하여 정적 기억소자에 비휘발성 특성을 부가하는 것을 특징으로 하는 비휘발성 정적 기억소자.
  2. 제 1항에 있어서,
    상기 비휘발성 기억소자의 실리콘 기판(11)에 형성된 부유 게이트(14)와 제어 게이트(15)는 제어 게이트(15)만 있는 부분과, 부유 게이트(14)와 제어 게이트(15)를 모두 가지는 두 부분으로 나뉘어지며, 상기 실리콘 기판(11)은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 비휘발성 정적 기억소자.
  3. 제 1항에 있어서,
    상기 비휘발성 기억소자의 실리콘 기판(11)에 형성된 부유 게이트(14)는 두 개로 나뉘어져 대칭을 이루며, 상기 실리콘 기판(11)은 다결정 실리콘으로 이루어지는 것을 특징으로 하는 비휘발성 정적 기억소자.
  4. 제 1항에 있어서,
    상기 비휘발성 기억소자의 실리콘 기판(11)에 형성된 부유 게이트(14)는 두 개로 나뉘어져 대칭을 이루며, 상기 실리콘 기판(11)은 단결정 실리콘으로 이루어지는 것을 특징으로 하는 비휘발성 정적 기억소자.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    문턱전압의 차이에 의해 발생하는 정전 용량의 차이를 이용하여 정적 기억소자에 비휘발성 특성을 부가하는 것을 특징으로 하는 비휘발성 정적 기억소자.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 비휘발성 기억소자의 붕소 주입층(12)이 정적 기억소자의 구동 소자(16) 및 로드 소자(17)의 게이트에 연결되는 것을 특징으로 하는 비휘발성 정적 기억소자.
  7. 제 6항에 있어서,
    상기 붕소 주입층(12)과 로드 소자(17)의 게이트와의 연결은 붕소 주입층(12)과 로드 소자(17)의 게이트를 공유하여 이루어지는 것을 특징으로 하는 비휘발성 정적 기억소자.
KR1019970066889A 1997-12-09 1997-12-09 비휘발성 정적 기억소자 KR100260281B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970066889A KR100260281B1 (ko) 1997-12-09 1997-12-09 비휘발성 정적 기억소자
US09/130,801 US6064590A (en) 1997-12-09 1998-08-07 Non-volatile static random access memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066889A KR100260281B1 (ko) 1997-12-09 1997-12-09 비휘발성 정적 기억소자

Publications (2)

Publication Number Publication Date
KR19990048245A KR19990048245A (ko) 1999-07-05
KR100260281B1 true KR100260281B1 (ko) 2000-07-01

Family

ID=19526767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066889A KR100260281B1 (ko) 1997-12-09 1997-12-09 비휘발성 정적 기억소자

Country Status (2)

Country Link
US (1) US6064590A (ko)
KR (1) KR100260281B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW587251B (en) * 1999-10-04 2004-05-11 Koninkl Philips Electronics Nv A non-volatile MOS RAM cell with capacitor-isolated nodes that are radiation accessible for rendering a non-permanent programmed information in the cell a non-volatile one
KR100678315B1 (ko) 2004-10-12 2007-02-02 동부일렉트로닉스 주식회사 고집적 반도체 소자
KR100682173B1 (ko) * 2005-05-30 2007-02-12 주식회사 하이닉스반도체 비휘발성 반도체 메모리 장치
KR100682218B1 (ko) * 2005-05-30 2007-02-12 주식회사 하이닉스반도체 비휘발성 반도체 메모리 장치
US7835196B2 (en) * 2005-10-03 2010-11-16 Nscore Inc. Nonvolatile memory device storing data based on change in transistor characteristics
US7483290B2 (en) * 2007-02-02 2009-01-27 Nscore Inc. Nonvolatile memory utilizing hot-carrier effect with data reversal function
US7518917B2 (en) * 2007-07-11 2009-04-14 Nscore Inc. Nonvolatile memory utilizing MIS memory transistors capable of multiple store operations
US7542341B2 (en) * 2007-08-20 2009-06-02 Nscore, Inc. MIS-transistor-based nonvolatile memory device with verify function
US7463519B1 (en) 2007-08-22 2008-12-09 Nscore Inc. MIS-transistor-based nonvolatile memory device for authentication
US7460400B1 (en) 2007-08-22 2008-12-02 Nscore Inc. Nonvolatile memory utilizing MIS memory transistors with bit mask function
US7511999B1 (en) 2007-11-06 2009-03-31 Nscore Inc. MIS-transistor-based nonvolatile memory with reliable data retention capability
US7630247B2 (en) * 2008-02-25 2009-12-08 Nscore Inc. MIS-transistor-based nonvolatile memory
US7639546B2 (en) * 2008-02-26 2009-12-29 Nscore Inc. Nonvolatile memory utilizing MIS memory transistors with function to correct data reversal
US7733714B2 (en) 2008-06-16 2010-06-08 Nscore Inc. MIS-transistor-based nonvolatile memory for multilevel data storage
US7821806B2 (en) * 2008-06-18 2010-10-26 Nscore Inc. Nonvolatile semiconductor memory circuit utilizing a MIS transistor as a memory cell
US7791927B1 (en) * 2009-02-18 2010-09-07 Nscore Inc. Mis-transistor-based nonvolatile memory circuit with stable and enhanced performance
US8213247B2 (en) * 2009-11-16 2012-07-03 Nscore Inc. Memory device with test mechanism
US8259505B2 (en) 2010-05-28 2012-09-04 Nscore Inc. Nonvolatile memory device with reduced current consumption
US8451657B2 (en) 2011-02-14 2013-05-28 Nscore, Inc. Nonvolatile semiconductor memory device using MIS transistor
US9159404B2 (en) 2014-02-26 2015-10-13 Nscore, Inc. Nonvolatile memory device
US9484072B1 (en) 2015-10-06 2016-11-01 Nscore, Inc. MIS transistors configured to be placed in programmed state and erased state
US9966141B2 (en) 2016-02-19 2018-05-08 Nscore, Inc. Nonvolatile memory cell employing hot carrier effect for data storage

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300212A (en) * 1979-01-24 1981-11-10 Xicor, Inc. Nonvolatile static random access memory devices
JPS5728364A (en) * 1980-07-28 1982-02-16 Fujitsu Ltd Semiconductor memory device
JPS61117794A (ja) * 1984-11-13 1986-06-05 Fujitsu Ltd 不揮発性半導体記憶装置
US5189641A (en) * 1987-06-08 1993-02-23 Fujitsu Limited Non-volatile random access memory device
US4965828A (en) * 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer

Also Published As

Publication number Publication date
US6064590A (en) 2000-05-16
KR19990048245A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
KR100260281B1 (ko) 비휘발성 정적 기억소자
US6136652A (en) Preventing dielectric thickening over a channel area of a split-gate transistor
KR100864135B1 (ko) Nrom 메모리 셀, 메모리 어레이, 관련 디바이스 및 방법
US6034893A (en) Non-volatile memory cell having dual avalanche injection elements
US20040174734A1 (en) Vertical gain cell
JPH0343792B2 (ko)
KR20030095182A (ko) 반도체 메모리
KR20050010963A (ko) 수직 nrom
EP0083387B1 (en) Memory device
KR960012300B1 (ko) 스태틱형 메모리셀
US3893085A (en) Read mostly memory cell having bipolar and FAMOS transistor
JPH08316343A (ja) 不揮発性半導体記憶装置
US6404667B1 (en) 2T-1C ferroelectric random access memory and operation method thereof
CA1046641A (en) Switched capacitor non-volatile mnos random access memory cell
US6498742B2 (en) Memory device
EP0282528B1 (en) Nonvolatile memory cell
JPS5922359A (ja) 集積化半導体記憶装置
US3908182A (en) Non-volatile memory cell
JPH0415556B2 (ko)
EP0259158A2 (en) Semiconductor non-volatile random access memory
JPS6235559A (ja) 半導体記憶装置
JPH039559B2 (ko)
JPS61134059A (ja) 半導体記憶装置
KR910009425B1 (ko) 반도체 메모리 집적회로
JP2679718B2 (ja) フローティングゲート型電界効果トランジスタを使用したメモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060331

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee