NL192143C

NL192143C - Digitale signaalverwerkingskring.

Info

Publication number: NL192143C
Application number: NL8300505A
Authority: NL
Original assignee: Sony Corp
Priority date: 1982-02-10
Filing date: 1983-02-10
Publication date: 1997-02-04
Also published as: NL8300505A; FR2521322A1; GB2117147B; AT382997B; GB8428617D0; GB2117147A; US4527191A; GB8303532D0; GB2149612A; JPS58137381A; NL192143B; DE3304591C2; JPH0338798B2; GB2149612B; CA1200009A; DE3304591A1; ATA46883A; FR2521322B1

Description

1 192143

Digitale signaalverwerkingskring

De uitvinding heeft betrekking op een digitale signaalverwerkingskring voor het verwerken van twee digitale signalen omvattende een eerste ingang die gevoed wordt met een eerste digitaal signaal van M bits paraDel 5 per klokinterval, waarbij M een positief geheel getal is, een tweede ingang die gevoed wordt met een tweede digitaal signaal van N bits parallel per klokinterval waarbij N een positief geheel getal is, eerste vertragingsmiddelen voor het vertragen van het eerste digitale signaal zodanig dat ten minste de vertraging die verleend wordt aan het meest significante bit van het eerste digitale signaal groter is dan de vertraging die verleend wordt aan de minst significante bit van dat eerste digitale signaal, met m klokintervallen waarin 10 m een positief geheel getal is; tweede vertragingsmiddelen voor het vertragen van het tweede digitale signaal zodanig dat ten minste de vertraging die verleend wordt aan de meest significante bit van het tweede digitale signaal groter is dan die welke wordt verleend aan het minst significante bit van het tweede digitale signaal met n klokintervallen, waarbij n een positief geheel getal is; een opteller voor het optellen van M/m+1 bits met inbegrip van het minst significante bit van het eerste digitale signaal en N/n+1 bits met 15 inbegrip van het minst significante bit van het tweede digitale signaal en voor het genereren van uitgangs-bits en een overdrachts(carry)bit, waarbij de vertraging die verleend wordt aan de M/M+1 bits en de N/n+1 bits met de eerste en tweede vertragingsmiddelen hetzelfde is; L volledige optellers, waarbij L een positief geheel getal is, waarbij elke van de volledige optellers bits optellen van de eerste en tweede digitale signalen en een carrybit, waarbij elke van de volledige optellers behalve één de bits optellen met uitzonde· 20 ring van de meest significante bits van de eerste en tweede digitale signalen en uitgangsbits en een carrybit genereren, welke toegevoerd wordt aan de volgende volledige opteller, waarbij de volledige opteller de bits optellen inclusief de meest significante bits van de eerste en tweede digitale signalen en uitgangsbits vormen, waarbij de vertraging die verleend wordt aan de respectieve opgetelde bits door de eerste en tweede vertragingsmiddelen hetzelfde is; eerste vergrendelmiddelen die worden gestuurd door een 25 kloksignaal met een periode gelijk aan het klokinterval en voor het vergrendelen van de uitgangsbits en het carrybit; tweede vergrendelmiddelen die worden gestuurd door het kloksignaal voor het vergrendelen van de uitgangsbits van de volledige optellers, derde vergrendelmiddelen die gestuurd worden door kloksignalen voor het vergrendelen van de carrybits van de volledige optellers en derde vertragingsmiddelen voor het vertragen van de uitgangsbit van de eerste en tweede vergrendelmiddelen, zodanig dat de uitgangsbits van 30 de derde vertragingsmiddelen alle in het zelfde klokinterval vallen.

Een dergelijke schakeling is bekend uit de publicatie "Proceedings of the National Electronic Conference Chicago, Illinois, Us; 3-5 oktober 1966, voi. XXII blz 731-736, National Electronics Conference; Μ. M. Newborn: "Propagating logic structures".

Bij deze bekende schakeling worden alle bits ten opzichte van andere bits met verschillende tijdsduur 35 vertraagd.

Het is het doel van de uitvinding middelen te verschaffen zodanig dat de totale mate van vertraging kan worden gereduceerd.

Dit wordt volgens de uitvinding bereikt doordat de eerste vertragingsmiddelen elk bit van het eerste digitale signaal vertragen zodanig dat de vertraging die verleend wordt aan een aantal bits welke vertraagd 40 worden met dezelfde tijdsduur groter is dan de vertraging die verleend wordt aan het volgende minder significante aantal bits die vertraagd worden met dezelfde tijdsduur met één klokinterval en de tweede vertragingsmiddelen elk bit van het tweede digitale signaal vertragen zodanig dat de vertraging die verleend wordt aan een aantal bits, die vertraagd worden over dezelfde tijdsduur groter is dan de vertraging die verleend wordt aan het volgende minder significante aantal bits, die worden vertraagd met dezelfde tijdsduur 45 met één klokinterval, zodat m gelijk is aan M-1 en n gelijk is aan N-1.

Bij toepassing van deze wijze van vertraging op de digitale opteller volgens de uitvinding moet elke van de optellers de optelling van twee bits in een klokinval uitvoeren, maar wordt de totale mate van vertraging gereduceerd.

50 De uitvinding wordt aan de hand van de figuren van uitvoeringsvoorbeelden verduidelijkt.

Hierbij tonen: figuur 1A en 1B schema’s van een vertragingsschakeling en een omgekeerde vertragingsschakeling, figuur 2 een schema van een digitale opteller voorzien van een vertragingsschakeling en een omgekeerde vertragingsschakeling, 55 figuur 3 een blokschema van een uitvoeringsvoorbeeld, figuren 4A tot 4C tijdschema’s die worden gebruikt voor het verduidelijken van het voorbeeld uit figuur 3, figuur 5 een blokschema van een voorbeeld van een deel uit figuur 3, 192143 2 figuur 6 een blokschema van een andere uitvoeringsvorm, figuur 7 een vectorrepresentatie van drie kleurverschilsignalen, figuren 8A en 8C tijdschema's die worden gebruikt voor de verduidelijking van een en ander en figuren 9A en 9B resp. blokschema's die worden gebruikt bij de verduidelijking van een ander voorbeeld 5 van gebruikte vertragingsschakelingen.

Voorafgaande aan het beschrijven van een digitale signaalveiwerkende schakeling, zullen eerst de toegepaste vertragingsmiddelen of vertragingsschakelingen worden beschreven. Deze vertragingsmiddelen zijn aangepast om bits van één woord zodanig te vertragen, dat het bit met de hogere orde een grotere 10 mate van vertraging ondergaat. Wij nemen bijvoorbeeld aan, dat een woord is gevormd uit 8 bits en dat tijdens één klokperiode of interval één bit daarbij wordt opgeteld. Voor dit doel zullen de vertragingsschakelingen uit figuren 1A en 1B worden gebruikt. Wanneer het minst significante bit (LSB) weergegeven wordt als Ao, worden de hogere bits aangegeven als B0, C0, D0, E0, F0, G0 en H0 (welk laatste het meest significante bit is (MSB)), terwijl het klokinterval d is. Deze bits worden dan resp. vertragingen verleend, die 15 in de mate van vertraging afnemen van H0 naar de lagere bits, zoals 7d, 6d, 5d, 4d, 3d, 2d, d en 0 en dan uitgevoerd aan de uitgangszijden. Deze bits verschijnen aan de uitgangszijden en zijn weergegeven als respectievelijk A0, B1( C2, D3, E4, Fs, Ge en H7. Figuur 1B toont een andere vertragingsschakeling, die tegengesteld vertraagt aan de schakelingen uit figuur 1A en waarin de lagere bits een grotere vertraging verleend wordt en derhalve de vertraging, die aan de respectieve bits op de eerder beschreven wijze wordt 20 verleend, wordt gecompenseerd. Wanneer aan de ingangszijde 8 bits worden afgeleverd, t.w. A0, B,, C2 ... Hr vormt deze vertragingsschakeling aan de uitgangszijde 8 bits A7 tot H7 die het oorspronkelijke woord vormen. Voor de vertragingsschakeling waardoor elk bit vertraagd wordt met een vooraf vastgestelde vertragingstijd, kan een schuifregister of een willekeurig toegankelijk geheugen (RAM) worden gebruikt. Figuur 2 toont een voorbeeld van de schakelingen van een teller met de eerder genoemde vertragings-25 schakelingen, waarin één woord uit 4 bits bestaat omwille van de duidelijkheid. In figuur 2 wordt met de verwijzingscijfers 1 en 2 een vertragingsschakeling aangegeven, die elk zodanig kunnen werken, dat het hogere orde bit een grotere mate van vertraging wordt verleend (soortgelijk aan figuur 1A) en waarbij met verwijzingscijfer 3 een vertragingsschakeling is aangeduid, die tegengesteld werkt zodanig, dat het lagere orde bit een grotere vertraging krijgt soortgelijk aan figuur 1B. De gegevens Aq tot D0 en A'0 tot D'0 elk 30 gevormd uit 4 bits, worden rep. toegevoerd aan deze vertragingsschakelingen 1 en 2, waarin zij worden vertraagd met 3d, 2d, d en 0 en dan afgegeven aan hun uitgangszijden.

Alle inkomende informatie wordt verschaft in de vorm van opeenvolgende woorden, elk bestaande uit vier parallelle bits. De LSB bits, A0 en A'0 die elk het eerst uitgaande bit vormen, worden toegevoerd aan een halve opteller 4. De uitgang en de overdracht of carry uit deze halve opteller worden respectievelijk 35 toegevoerd aan vergrendelschakelingen 5 en 6 en daarin vastgelegd. De schakelingen 5 en 6 en volgende vergrendelschakelingen kunnen met een klokfrequentie werken waarvan de frequentie gelijk is aan de zendsnelheid van de informatie. De uitgang van de vergrendelschakeling 5 gaat naar de vertragingsschakeling 3, die zodanig fungeert, dat het lagere orde bit soortgelijk aan figuur 1B de grotere vertraging verkrijgt. De vertragingsschakelingen 1, 2 en 3 worden bedreven met een stuurklok met een frequentie die 40 dezelfde is als de transmissiefrequentie van informatie.

De uitgangen B., en B'0 van de vertragingsschakelingen 1 en 2 en de carry CA uit de vergrendelschakeling 6 gaan naar een volle opteller 7. De uitgang en de carry uit de volle opteller 7 worden respectievelijk toegevoerd aan de vergrendelschakelingen 8 en 9. Daarna wordt de uitgang van de vergrendelschakeling 8 geleid naar de vertragingsschakeling 3 en wordt de carry CB uit de vergrendelschakeling 9 45 geleid naar een volle opteller 10. Met dezelfde tijdsbepaling als in het voorgaande is genoemd, wordt de volledige teller 10 gevoed met de bits C2 en C'2 uit de vertragingsschakelingen 1 en 2 en worden de uitgang en de carry ervan respectievelijk geleid naar de vergrendelschakelingen 11 en 12. De uitgang van de vergrendelschakeling 11 wordt geleid naar de vertragingsschakeling 3 en de carry Cc van de vergrendelschakeling 12 wordt geleid naar een volle opteller 13. Aangezien deze volle opteller 13 wordt gevoed met 50 de bits D3 en D'3 uit de vertragingsschakelingen 1 en 2 op hetzelfde tijdstip als de carry Cc eraan wordt toegevoerd, wordt de uitgang geleid naar de vertragingsschakeling 3 via een vergrendelschakeling 14.

4 Bits t.w. A3 tot D3, die ontwikkeld zijn als uitgangen van de vertragingsschakeling 3 resulteren uit de optellingen van de bits A0 tot D0 en A'0 tot D'0. Op deze wijze is het voldoende dat elke halve opteller 4 en de volle optellers 7, 10 en 13 een optelling uitvoeren in één klokinterval van de informatiefrequentie. Zelfs 55 wanneer de inkomende informatiefrequentie 4fsc bedraagt, waarin fsc een kleurhulpdraaggolf is, die even hoog is als een chrominantiesignaal, kunnen de eerder genoemde optellers dus worden gevormd uit metaaloxidehalfgeleiders in geïntegreerde schakeling (MOSIC).

3 192143

Een uitvoeringsvorm van een digitaal signaalverwerkingscircuit zal worden beschreven aan de hand van de tekeningen met name figuur 3. In figuur 3 wordt met de verwijzingscijfers 15,16 en 17 een ingangsklem aangeduid, waaraan het R(rode)signaal, G(groene)signaal en B(blauwe)signaal wordt toegevoerd met een informatiesnelheid van 4 fsc en waarbij elk woord gevormd wordt door 8 bits. Zij worden respectievelijk 5 aangevoerd via vertragingsschakelingen 18, 19, 20 naar de matrixschakelingen 23, 24 en 25.

In dit geval wordt het R signaal, het G signaal en het B signaal elk gevormd door een beeldopnemer of beeldvoeler bijvoorbeeld een ladingsgekoppeld element (CCD) enz. en ondergaan dan γ (gamma)-correctie. Dankzij de niet lineaire karakteristiek kan het T-correctiecircuit niet gekoppeld worden tussen een van de vertragingsschakelingen 18,19 en 20 en de vertragingsschakeling 21, welke vertragingsschakeling 21 10 tegengesteld functioneert voor de vertragingsschakelingen 18, 19 en 20. Op een uitgang 22 van de vertragingsschakeling 21, wordt een digitaal samengesteld kleurvideosignaal ontwikkeld.

De matrixschakelingen 23, 24 en 25 genereren respectievelijk en Y(luminantie)signaal en twee kleur-verschilsignalen (I signaal en Q signaal). In het algemeen voeren de matrixschakelingen 23, 24, 25 de berekeningen uit op de basis van het l-de woord als 15 Yj = 0,30 R( + 0,11 Bj + 0,59 G, li = 0,60 Rj - 0,32 Bi - 0,28 G,

Qi = 0,21 Rj + 0,31 Bj - 0,52 Gf.

Deze berekeningen worden meestal uitgevoerd door een dood geheugen (ROM) die een effectief gebruik maakt van een opzoektabel. Aangezien echter de bovengenoemde vergelijkingen benaderingen zijn, wordt 20 de weegfactor mogelijk gemaakt door het optelproces. De bovengenoemde vergelijking betreffende het Y-signaal kan bijvoorbeeld benaderd worden door de vergelijking: Y, =^(20 R, + 7 B, + 38 Gj) = ^4 {(16 + 4) Rj + (8 — 1) Bj + (32 + 4 + 2) GJ 25

In deze vergelijking kan de berekening van 1/64 (16+4)Rj uitgevoerd worden door een zodanige schakelingsconstructie dat, zoals figuur 5 toont, 2'2 vermenigvuldiger 34 en 2-4 vermenigvuldiger 35 gebruikt worden en de uitgangen van beide vermenigvuldigingsschakelingen 34 en 35 worden geleid naar een opteller 36. In deze opteller 36 wordt het optelproces uitgevoerd in elk klokinterval per 1 bit gelijksoortig aan 30 de teller uit figuur 2. De andere matrixschakelingen 24 en 25 kunnen op soortgelijke wijze functioneren en elke van de uitgangen ervan is zodanig dat het hogere bit van een woord de grotere vertraging ondergaat.

Het Y signaal, het I signaal en het Q signaal dat geleverd wordt door de matrixschakelingen 23, 24 en 25 worden respectievelijk geleid naar een vertragingsschakeling 27 en laagdooriaatfilters 28 en 29. De laagdooriaatfilters 28 en 29 worden beide gevormd uit digitale filters, welke de band van het I signaal 35 onderdrukken tot 1,5 MHz en die van het Q signaal tot 0,5 MHz. De vertragingsschakeling 27 heeft een vertraging gelijk aan die welke wordt verleend aan elk van het I signaal en het Q signaal door de laagdooriaatfilters 28 en 29 en wordt gebruikt voor het aanpassen van fasen. De laagdooriaatfilters of digitale filters 28 en 29 zijn zodanig gevormd, dat de uitgangen van de vertragingsschakelingen 19 en 20, de ingang en de uitgang van de vertragingsschakelingen en de signalen uit de respectieve trap worden gewogen met 40 een vooraf vastgesteld bedrag en opgeteld bijvoorbeeld met een eindige-impuls reactie (FIR).

De schakelingsconstructies voor het mogelijk maken van de bovengenoemde weging zijn soortgelijk aan die van de eerder genoemde matrixschakeling.

Het Y signaal uit de vertragingsschakeling 27 en het I signaal en het Q signaal uit de laagdooriaatfilters 28 en 29 worden geleid naar een modulerende en Y/C mengschakeling 30, waarin het I signaal en het Q 45 signaal digitaal gemoduleerd worden en waarna de gemoduleerde kleurverschilsignalen tot het Y signaal worden gemaakt.

In de digitale modulatie wordt één van het I signaal en het Q signaal met de informatiefrequentie van 4 fsc afwisselend gekozen en worden de polariteiten ervan veranderd met 1/fsc. M.a.w. het I signaal en het Q signaal worden omgezet zodanig, dat vier woorden I, Q, -I en -Q achtereenvolgens opgenomen worden in 50 één cyclus van 1/fsc. In dit geval, aangezien 8 bits van één woord achtereenvolgens worden vertraagd door hen door de vertragingsschakelingen 18, 19 en 20 te zenden, wordt bij de digitale modulatie de gekozen tijdsbepaling van het I signaal en het Q signaal vertraagd bij elk bit en wordt de fase waarmee de polariteit veranderd wordt eveneens vertraagd. De figuren 4A tot 4C tonen de kleurverschilsignalen namelijk het I signaal en het Q signaal die elk op digitale wijze worden gemoduleerd. Figuur 4A toont de LSB bits, figuur 55 4B de bits hoger dan de LSB bits en figuur 4C de bits die nog hoger zijn dan de voorgaande hogere bits van figuur 4B. Alhoewel dit niet is getoond, wordt in 5 bits hoger dan de eerder genoemde bits elke fase ervan, waarbij de polariteit van het bit veranderd wordt, een grotere vertraging gegeven over één bit voor 192143 4 elk hogere bit. 8 Bits die vertraagd worden met één woord elk, en die met getrokken lijnen in figuur 4Ά tot 4C zijn getekend, vormen één woord van het I signaal en het Q signaal. De Y/C menger in de modulerende en Y/C mengschakeling 30 voor het toevoegen van het Y signaal bij de digitaal gemoduleerde kleurverschil-signalen is hetzelfde geconstrueerd als de optellers uit figuur 2. De uitgang van de modulerende en Y/C 5 mengschakeling 30 gaat naar de tegengesteld vertragende schakeling 21 en dus naar de uitgang 22 verschijnen parallelle 8 bits corresponderend met één woord.

Terwijl in de uitvoeringsvorm zoals in het voorgaande is uiteengezet, de digitale modulatie van 4 fsc uitgevoerd wordt, zal aan de hand van figuur 6 een andere uitvoeringsvorm worden besproken. Deze uitvoering in tegenstelling met de eerder genoemde uitvoering wordt toègepast op een digitale kleurcodeer-10 schakeling die de digitale modulatie van 3 fsc kan uitvoeren.

In figuur 6 geven de verwijzingscijfers 15,16 en 17 ingangen aan, waaraan het R signaal, Q signaal en B signaal elk met de informatiefrequentie 3 fsc worden toegevoerd. Een matrixschakeling 23 kan een Y signaal genereren en andere matrixschakelingen 24, 25 en 26 kunnen kléurverschilsignalen genereren, t.w. het U signaal, het V signaal en het W signaal met de informatiefrequentie fsc. Deze drie kleurverschil-15 signalen worden gevormd door de onderstaande vergelijkingen:

Uj = 0,15 Rj + 0,44 B,- - 0,29 G; V| = 0,46Rj-0,13Bi + 0,59Gj

Ws = 0,60 R, - 0,31 Bj - 0,29 G,.

Evenals bij de voorgaande uitvoering kan elke coëfficiënt in deze genoemde vergelijkingen worden 20 benaderd door een coëfficiënt gedeeld door een geheel getal. De berekeningen van de bovengenoemde vergelijkingen kunnen derhalve worden gemaakt door de combinatie van een 2 deler van de macht 2 en een opteller met de macht 2 soortgelijk aan die uit figuur 5. Het U signaal, het V signaal en het W signaal elk met de informatiefrequentie fsc worden uit deze matrixschakeling 24, 25 en 26 gemaakt en dan opgeteld, gemengd of gesynthetiseerd in een menger of opteller 31, en daarbij omgezet in een seriegewijs 25 kleurverschilsignaal van 3 fsc. De uitgang van de opteller 31 wordt onderdrukt tot de band van 0,5 MHz door een laagdoorlaatfilter 32 en dan tezamen met het Y signaal uit de vertragingsschakeling 27 toegevoerd naar een modulerende en Y/C mengschakeling 33. Zoals is aangeduid door een vectorrepresentatie uit figuur 7, zijn de kleurverschilsignalen, die gemoduleerd worden door drie fasen roteerbaar met de frequentie fsc en in de volgorde van het U signaal, het V signaal en het W signaal. Zoals figuur 8A toont, worden, 30 vergeleken met de LSB bits van de gemoduleerde kleurverschilsignalen, de bits (figuur 8B) hoger dan de LSB bits en de bits (figuur 8C) nog hoger dan de voorgaande hogere bits achtereenvolgens vertraagd in fase met elk 1 bit en hoewel dit niet is aangegeven worden de MSB bits eveneens achtereenvolgens in fase met 1 bit elk vertraagd. De bits die zijn verbonden door de onderbroken lijnen in de figuren 8A tot 8C vormen één woord. De uitgang uit de modulerende en Y/C mengschakeling 33 worden daarna toegevoerd 35 door een tegengestelde vertragingsschakeling 21 naar een uitgaan 22.

In de vorengenoemde uitvoeringen zoals bijvoorbeeld die volgens figuren 1A, 1B en figuur 2, zijn de respectieve bits met een verschillende mate van vertraging vertraagd, d.w.z. dat de bits hoger dan de MSB bits vertraagd zijn met één klokinterval en de bits hoger dan de direct voorgaande hogere bits worden vertraagd door twee klokintervallen enz. en dan in signaal verwerkt. Buiten de genoemde uitvoeringen is het 40 te overwegen dat de verschillende vertragingen verleend worden aan elke twee bits en dat de signaalverwerking daarna wordt uitgevoerd.

Dit voorbeeld zal worden beschreven aan de hand van de figuren 9A en 9B. De figuren 9A en 9B corresponderen respectievelijk met de figuren 1A en 1B waarin infoimatie daaraan wordt toegevoerd in de vorm van opeenvolgende woorden, waarbij elk woord is gevormd uit 8 bits namelijk A<, tot H0, welke voor elk bit 45 vertraagd worden met verschillende vertragingen. Als vertragingsmiddel of schakeling voor dit doel zijn de vertragingsschakelingen uit de figuren 9A en 9B gecombineerd. In figuur 9A worden noch het LSB bit, A0 noch het bit B0, dat één order hoger is dan het LSB bit Ao, vertraagd, maar worden de hogere bits C0 en D0 vertraagd met 1 klokinterval D, en worden de bits E0 en F0 met 2D en de bits G0 en H0 met 3D vertraagd, welke dan worden ontwikkeld aan de uitgangen van de vertragingsschakelingen. De bits die verkregen 50 worden aan de uitgangszijden zijn respectievelijk gespecificeerd als Ao, B0, C1f D1P E2, F2, G3 en H3. Figuur 9 toont de vertragingsschakeling voor het elimineren van de vertragingen, die verleend worden aan de resp. bits A0 tot H3 zoals in het voorgaande is vermeld. Wanneer aan de uitgangszijde 8 bits worden aangevoerd Ao, B0 .... G3, H3 vormt deze vertragingsschakeling aan de uitgangszijde 8 bits A3, B3.... G3, H3. De 8 bits A3 tot H3 die op deze wijze worden gevormd voimen inherent één woord. Indien deze vertragingsschakeling 55 wordt toegepast op de digitale opteller, moet elke van de optellers de optelling van 2 bits in één klokinterval uitvoeren, maar is het voordeel dat de totale mate van vertraging gereduceerd kan worden.

Alhoewel dit niet is getekend, is het bovendien mogelijk dat digitale informatie van 8 bits gescheiden

Claims

5 192143 wordt in de digitale informatie van 4 bits, waarbij elke informatie van 4 bits vertraagd wordt met verschillende maten van vertragingen en dan in signaal worden verwerkt. Zoals duidelijk zal zijn uit de voorgaande uitvoeringsvormen, is het aangezien de informatie gemoduleerd wordt op digitale wijze teneinde de bits van één woord te vertragen over één of verschillende bits, 5 voldoende om de berekening van de bits zoals optelling en deigelijke in een interval van één of meerdere bitsvertraging uit te voeren, waardoor de verwerkingssnelheid van de rekenschakeling verlaagd kan worden. Zelfs wanneer dus de informatie met een hoge transmissiefrequentie zoals 4 fsc wordt verwerkt, is het dus mogelijk het logische element met een hoge integratiedichtheid en een klein veibmik te gebruiken zoals CMOS.
10 Aangezien de verwerking tussen de vertragingsschakeling en de tegengestelde vertragingsschakeling uitgevoerd wordt met een lage snelheid, ontstaat, indien de vertragingsschakelingen en de tegengestelde vertragingsschakeling op soortgelijke wijze gekoppeld zijn tussen de ingangszijde van de matrixschakelingen en de uitgangszijde van de Y/C menger, het voordeel, dat de delen van het schakelingenelement dat werkzaam is met lage snelheid kunnen worden vergroot. 15 Digitale signaalverwerkingskring voor het verwerken van twee digitale signalen omvattende: een eerste 20 ingang die gevoed wordt met een eerste digitaal signaal van M bits parallel per klokinterval, waarbij M een positief geheel getal is; een tweede ingang die gevoed wordt met een tweede digitaal signaal van N bits parallel per klokinterval waarbij N een positief geheel getal is; eerste vertragingsmiddelen (1) voor het vertragen van het eerste digitale signaal zodanig dat ten minste de vertraging die verleend wordt aan het meest significante bit van het eerste digitale signaal groter is dan de vertraging die verleend wordt aan de 25 minst significante bit van dat eerste digitale signaal, met m klokintervallen waarin m een positief geheel getal is; tweede vertragingsmiddelen (2) voor het vertragen van het tweede digitale signaal zodanig dat ten minste de vertraging die verleend wordt aan de meest significante bit van het tweede digitale signaal groter is dan die welke wordt verleend aan het minst significante bit van het tweede digitale signaal met n klokintervallen, waarbij n een positief geheel getal is; een opteller (4) voor het optellen van M/m+1 bits met 30 inbegrip van het minst significante bit van het eerste digitale signaal en N/n+1 bits met inbegrip van het minst significante bit van het tweede digitale signaal en voor het genereren van uitgangsbits en een overdrachts(carry)bit, waarbij de vertraging die verleend wordt aan de M/M+1 bits en de N/n+1 bits met de eerste en tweede vertragingsmiddelen hetzelfde is; L volledige optellers (7, 10, 13), waarbij L een positief geheel getal is, waarbij elke van de volledige optellers bits optellen van de eerste en tweede digitale 35 signalen en een carrybit, waarbij elke van de volledige optellers behalve één de bits optellen met uitzondering van de meest significante bits van de eerste en tweede digitale signalen en uitgangsbits en een carrybit genereren, welke toegevoerd wordt aan de volgende volledige opteller, waarbij de volledige opteller de bits optellen inclusief de meest significante bits van de eerste en tweede digitale signalen en uitgangsbits vormen, waarbij de vertraging die verleend wordt aan de respectieve opgetelde bits door de eerste en 40 tweede vertragingsmiddelen hetzelfde is; eerste vergrendelmiddelen (5, 6) die worden gestuurd door een kloksignaal met een periode gelijk aan het klokinterval en voor het vergrendelen van de uitgangsbits en het carrybit; tweede vergrendelmiddelen (8, 10, 14) die worden gestuurd door het kloksignaal voor het vergrendelen van de uitgangsbits van de volledige optellers; derde vergrendelmiddelen (9, 12) die gestuurd worden door kloksignalen voor het vergrendelen van de carrybits van de volledige optellers en derde 45 vertragingsmiddelen (3) voor het vertragen van de uitgangsbit van de eerste en tweede vergrendelmiddelen, zodanig dat de uitgangsbits van de derde vertragingsmiddelen alle in het zelfde klokinterval vallen, met het kenmerk, dat de eerste vertragingsmiddelen (figuur 9A) elk bit van het eerste digitale signaal vertragen zodanig dat de vertraging die verleend wordt aan een aantal bits welke vertraagd worden met dezelfde tijdsduur groter is dan de vertraging die verleend wordt aan het volgende minder significante aantal bits die 50 vertraagd worden met dezelfde tijdsduur met één klokinterval en de tweede vertragingsmiddelen (figuur 9B) elk bit van het tweede digitale signaal vertragen zodanig dat de vertraging die verleend wordt aan een 192143 6 aantal bits, die vertraagd worden over dezelfde tijdsduur groter is dan de vertraging die verleend wordt aan het volgende minder significante aantal bits, die worden vertraagd met dezelfde tijdsduur met één klok-interval, zodat m gelijk is aan M-1 en n gelijk is aan N-1. Hierbij 5 bladen tekening