JPS5887990A - デジタル信号分離回路網 - Google Patents

デジタル信号分離回路網

Info

Publication number
JPS5887990A
JPS5887990A JP57195191A JP19519182A JPS5887990A JP S5887990 A JPS5887990 A JP S5887990A JP 57195191 A JP57195191 A JP 57195191A JP 19519182 A JP19519182 A JP 19519182A JP S5887990 A JPS5887990 A JP S5887990A
Authority
JP
Japan
Prior art keywords
signal
output
adder
input
chrominance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57195191A
Other languages
English (en)
Inventor
ヘンリ−・ガ−トン・ルイス・ジユニア
チヤンドラカント・バイラルバイ・パテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of JPS5887990A publication Critical patent/JPS5887990A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/77Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の目的〉 この発明は、デジタル信号分離回路網に関し、さらに詳
しく言えば帯域通過デジタル信号および低域通過デジタ
ル信号の双方を発生するデジタル・フィルタ回路網に関
するものである。
〈発明の背景〉 帯域通過ビデオ信号がデジタル形式で処理されるテレビ
ジョン受像機においては、隣接する周波数帯を占める信
号を分離することが望ましい場合がしばしばある。例え
ば、間挿されたルミナンス信号成分とクロミナンス信号
成分とを分離するために、ビデオ帯域幅全体にわたって
このビデオ信号をくし型濾波する場合は、名目上クロミ
ナンス出力と称されるくし型フィルタの低周波帯域中に
幾分かのルミナンス情報が含1れる。従って、垂直細部
情報と称されるこの低域周波数ルミナンス情報を同じ出
力に発生するくし型濾波クロミナンス信号から分離して
取出し、これをくし型濾波されたルミナンス信号と再合
成して全ての再生ルミナンス信号を生成する必要がある
。NTSCテレビジョン方式では、クロミナンス信号は
3.58MHzのカラー副搬送周波数の約1.5 MH
z低い周波数FLtで拡がっており、また平均的な場面
に対しては実質的にすべての垂直細部情報はクロミナン
ス出力中に発生する信号の下側1.OMH2中に含まれ
ている。
クロミナンス・チャンネルの出力信号中のルミナンス信
号成分とクロミナンス信号成分は垂直細部信号の上側周
波数1.0 MHzと約2.1 MHzのクロミ(3) ナンス信号の下側周波数との間で分離される。
クロミナンスくし型フィルタの出力中の垂直細部情報と
クロミナンス情報とを分離するための回路構成が米国特
許第4 、09fi 、 51fi号明細書中に示され
ている。その回路構成では、ビデオ信号は、電荷結合装
置(COD )形くし型フィルタからなるザンプル化デ
ータ装置によってくし型濾波される。
クロミナンスくし型フィルタの出力に現われるくし型濾
波された信号は、各々集中化された周波数選択フィルタ
素子を含む2個のフィルタによって分離される。O乃至
1.5MHzの通過帯域を有する低域通過フィルタはク
ロミナンス情報から垂直細部情報を分離し、これをルミ
ナンスくし型フィルタの出力におけるルミナンス信号と
合成する。帯域通過フィルタはクロミナンスくし型フィ
ルタの出力からの帯域通過クロミナンス信号をクロミナ
ンス信号処理回路に供給する。
ルミナンス信号とクロミナンス信号とがデジタルくし型
フィルタによって分離されるデジタル・テレビジョン受
像機では、ビデオ信号がビデオ周(4) 波数の全帯琥にわたってくし型濾波される場合にも、ク
ロミナンス情報から垂直細部情報を分離して取出し、こ
れをくし型濾波されたルミナンス信号と再合成すること
が望ましい、分離を行なうのに必要な回路素子の数を少
々くするために、垂直細部情報のための低域通過濾波出
力と、クロミナンス信号用の帯域通過濾波出力とを有す
る単一のフィルタを使用することが望ましい。
〈発明の概説〉 この発明の原理に従って、第1の振幅対周波数応答性を
示す第1の出力において遅延を受は且つタップ毎に重み
の付けられた複数の信号が合成されるデジタル・フィル
タが設けられている。フィルタは所定の遅延を有するシ
フト・レジスタを含んでいる。上記所定の遅延の少なく
とも2分の1の大きさに等しい遅延を受けた非重み付は
信号が第1の出力に現われる信号と合成されて、第2の
振幅対周波数応答性を有する第2の出力に信号が発生す
る。
この発明の第1の実施例では、有限インパルス応z (
FIR)フィルタのシフト・レジスタハ出力タップ付シ
フト・レジスタで、タップから取出された信号は重み付
けされ、加算ツリーにおいて合成される○加算ツリーの
出力は帯域通過フィルタ応答特性を示す。この出力から
の信号は次いで中心タップから取出された信号と減算的
に合成され、低域通過フィルタ応答特性を示す第2の出
力に信号が発生する。
この発明の第2の実施例では、先に重み付けられた入力
信号が、帯域通過応答特性を示す第1の出力を有する入
力タップ付シフト・レジスタのタップに供給される。第
1の出力に関して中心タップ位置における信号と同じ大
きさだけ遅延された入力信号は第1の出力に発生する信
号と減算的に合成されて、低域通過応答特性を示す第2
の出力に信号を発生する。
〈実施例の説明〉 以下、図を参照しつ\この発明の詳細な説明する○ 第1図には、この発明の原理に従って構成されたテレビ
ジョン受像機のベースバンド・デジタル信号処理部分が
ブロック・ダイヤグラムの形で示されている。ビデオ信
号は例えばテレビジョン受像機のビデオ検波器からなる
ビデオ信号源]0から供給される。ビデオ信号はアナロ
グ−デジタル変換器12に供給され、この変換器12は
アナログ・ビデオ信号を例えば連続する8ビット語の形
のデジタル信号に変換する。デジタル信号はデジタルく
し型フィルタ14の入力に供給される。くし型フィルタ
14はこの信号を、通常、ルミナンス(Y)信号、クロ
ミナンス(0)信号と称される信号に分離する。
しかしながらクロミナンス信号成分はまた低周波数のル
ミナンス(垂直細部)デジタル成分を含んでいる。デジ
タルくし型フィルタ14ば、雑誌[−84SAMPTB
 545−551(19’+4’)Jにおけるロシ氏(
John P。
Rossj )の論文[Digital Te1eVi
8i0n ImageEnhancementJ中に述
べられているように動作すも分離されたY信号は遅延素
子16によって加算器300Å力に供給される。遅延素
子16の遅延量Zは、くし型フィルタ]4のC出力と加
算器30の第2人力(−1) との間に結合された分離回路網20によって垂直細部信
号が処理されるときにこの垂直細部信号に与えられる遅
延量と実質的に整合するように選定されている。加算器
30は垂直細部信号をくし型濾波されたルミナンス信号
と合成して再生ルミナンス(Y)信号を生成する。再生
Y信号は加算器32の第1入力に供給され、こ\で垂直
ピーキング信号成分が再生Y信号に加算される。生成さ
れたピーク付与Y信号はルミナンス信号処理回路4oに
供給され、このルミナンス信号処理回路はルミナンス信
号の明るさとコントラストを制御する。処理されたルミ
ナンス信号はデジタル−アナログ変換器56によってア
ナログ形成に変換され、このアナログ・ルミナンス信号
Y′はマトリックス6oの第1人力に供給される。
この発明の原理によって構成された分離回路網20はく
し型フィルタ14のクロミナンス出力Cに結合されてい
る。垂直細部信号成分を含むクロミナンス信号Cはクロ
ミナンス帯域通過フィルタ22および遅延素子24の各
入力に供給される。クロミナ(’s) ンス帯域通過フィルタ22はクロミナンス信号処理回路
500Å力および減算器260入力に供給される帯域通
過クロミナンス信号を生成する。遅延素子24は帯域通
過フィルタ22の遅延と実質的に整合するように選定さ
れた遅延量Zだけクロミナンス信号を遅延させる。減算
器26はくし型濾波され且つ帯域通過させられたクロミ
ナンス信号を、くし型濾波され且つ遅延を受けたクロミ
ナンス信号から減算して、クロミナンス情報を打消し、
その出力に垂直細部信号を生成する。垂直細部信号は加
算器30および非直線細部信号処理回路34の入力に供
給される。この信号処理回路34は第1図に示すような
非直線伝送関数を示す。これについてIri 1980
年3月発行の「RCA Review Volume 
41 lのプリチ第12頁乃至第15頁に説明されてい
る。非直線処理回路34は、低振幅信号を芯抜きし、中
間振幅信号にピークを与え、高振幅信号を削り取るすな
わち減衰するように動作する。非直線処理回路34は例
えはランダム・アクセス・メモリ(RAM )からなり
、その伝送関数はプロセッサ(図示せず)の制御のもと
てRAM中に蓄積されたデータの関数となる。新しいデ
ータは垂直消去期間のような非動作ビデオ期間中に読出
し/書込み制御線36のプロセッサ制御およびRAMア
ドレス線3BによってRAM中に記憶される。処理され
た垂直細部信号は垂直ピーキング信号として加算器32
に供給される。
クロミナンス信号処理回路50は、[デジタルカラー 
テレビジョン復調器(DIG工TAL 0OLOR置E
VIS工ON S工GNAL DEMODULATOR
) Jという名称で1981年8月31日に米国におい
て出願された米国特許出願筒29Z 、 556号明細
書中に示されているクロマ・ビ・−力およびカラー混合
信号復調器からなっている。クロミナンス信号処理回路
5oけ色差信号(B−y’)および(R−y)、あるい
は■およびQ信号のような復調されたカラー複合信号を
発生する。カラー複合信号はデジタル−アナログ変換器
52および54によってアナログ形式に変換され、アナ
ログ・カラー複合信号はマトリックスaoVC供給され
る。マトリックス60はカラー複合信号とルミナンス信
号とを合成して映像管(図示せず)に供給される赤、緑
、青のカラー信号を生成する。
第1図の構成では、分離回路網20ば、クロミナンスく
し型フィルタによって生成された信号の高周波部分中に
含まれるクロミナンス情報から、上記クロミナンスくし
型フィルタによって生成された信号の低周波部分中に含
まれる垂直細部情報を分離するように働く。デジタルF
IRフィルタの位相特性は直線的であるため、このデジ
タルF工Rフィルタをクロミナンス帯域通過フィルタと
して使用する場合は、この分離用として単一の帯域通過
フィルタを必要とするにすぎない。帯域通過1慮波信号
は全帯域幅の遅延信号から減算され、再生されたルミナ
ンス信号の端部に゛点状の動き(dotcrawl )
”を生じさせる残留成分が存在しないようにクロミナン
ス情報を打消し、くし型1慮波されたルミナンス信号中
に再挿入されるべき垂直細部情報のみを残留させる。
第1図の回路構成において使用するのに適して(11) おり、この発明の原理によって構成された分離回路網が
第2図に示されている。第2図の回路網は、タップ付シ
フト・レジスタ100 、重み付は関数回路102乃至
11B、加算ツリー回路構成120乃至130を含むデ
ジタルFIRフィルタからなっている。この発明のこの
実施例および次の実施例において、図面中の太い矢印は
1つの素子から他の素子へ複数のビットからなるデジタ
ル語を供給するデジタル情報の並列線を示す。
第2図において、例えば8ビツト語からなる形式のくし
型閘波されたクロミナンス信号はンフトレシスタ]00
の第1段に供給される。シフト・レジスタの各段は、ク
ロック信号の制御のもとてクロミナンス信号の語を一時
的に蓄積し、伝送することができる。従って、1乃至2
1の番号で示すシフト・レジスタ100の各段は同時に
8ビツトを保持することができる。シフト・レジスタ1
00け段数トクロツク信号のサイクル時間との積で表わ
される遅延を与える。従って、第2図の構成は、段1.
5.9.11.13.1グおよび21の出力に結合さく
12) れたタップを有する21次F工Rフィルタからなってい
る。
重み付は関数回路102乃至118はシフト・レジスタ
100の出力タップに結合されていて、タップから取出
された信号に対して図に示す分数の係数を乗する。FI
Rフィルタははマ中心のタップ段11を中心とし集中す
るインパルス応答を示す。この例では、段11からの信
号は重み付は関数回路102によって1/2の重みが付
けられ、次いで加算器130の入力に供給される。中心
の11段から共に2段隔った段9および]lからの信号
は重み付は関数回路10Bおよび11Bによって係数−
一の重みが付けら6 れて、加算器120の入力に供給される。中心段から共
に6段隔って配置された5段および1・1段からの信号
は重み付は関数回路106および116によって5/6
4の重みが付けられて、加算器122の入力に供給され
る。中心段から共に]0段隔って配置された1段および
21段からの信号は重み付は関数回路104および11
4によってm−の重みが付けられ4 で、加算器124の入力に供給される。中心の11段を
中心としてタップ段]、5.9と、タップ段13.1v
、21が対称に配置されており、また重み付は関数の値
が対称に定められていることにより、 FIRフィルタ
に対して、次に行なわれるクロミナンス信号の打消しに
必要な直線位相特性を与えることができる。
加算器122と124の出力は加算器126の入力に供
給され、該加算器126は供給された信号を合成し、そ
の出力は加算器128の入力に供給される。
加算器12Bは加算器126によって生成された信号と
加算器120によって生成された信号とを合成し、その
出力は加算器130の入力に供給される。加算器130
は、加算器128で加算された各タップから取出された
重み付けされた信号と中心タップから取出された重み付
けされた信号とを合成し、その出力に帯域通過フィルタ
応答特性を与える。これによって帯域通過クロミナンス
信号は加算器130の出力に発生する。
上述のF工Rフィルタの遅延は、フィルタのインパルス
応答性が分布する中心の段11に対するフイルタの入力
からの信号遅延に実質的に等しい。第1図の遅延素子2
4は回路網20の全帯域幅信号路中の遅延を等化するた
めに設けられている。第2図の構成では、この等化用遅
延は段11の出力を減算器26の入力に結合することに
よって与えられる。
かくしてくし型濾波されたクロミナンス入力信号は段1
1におけるタップ出力に現われる等化用11段遅延によ
って遅延され、段11からの非重み付は全帯域幅信号は
減算器26の入力に供給される。減算器26は全帯域幅
信号から加算器130によって与えられる帯域通過濾波
クロミナンス信号を減算して全帯域幅信号のクロミナン
ス情報を打消し、減算器26の出力に垂M細部情報のみ
を残留させる。この構造は、全帯域幅信号を、打消し用
の適当な位相をもった全帯域幅信号が得られる任意の点
から取出すことができるという点で融通性がある。
第1図の重み付は関数回路および加算ツリー回路構成の
さらに詳細な実施例が第3図に示されている。第3図で
は、シフト・レジスタ100の段1の出力タップばT工
と示され、段5の出力タップは(]5) T5と示され、以下同様な関係で各出力タップが示号は
シフト−加算法で重み付けられ、係数逓倍器を必要とし
ない。例えば段5のタップ出力T5はブロック154に
よって示すように64で割られ、またブロック158に
よって示すように16で割られる。
割算は、タップT5の適当な高次ビットを後続する加算
器1’74およびl’76の適当な比較的低次のビット
入力にそれぞれ結合することによって実行される。ブロ
ック154ハタツブT5の3個の高次ビットを加算器1
′74の1方の入力の3個の低次ビット入力に結合する
ことを意味しており、これは実効的Ki”l:タップ出
力信号を64で割ることである。同様にタップT5の5
個の高次ビットは加算器1′76の一方の入力の5個の
低次ビット入力に結合されており、ブロック158 K
よって示すように16で割る操作を行なう。タップから
取出され、重み付けられた信号は最終的には加算器19
4の出力において加算され、その結果、段5のタップ出
力は一+−−64   ]6 (16) πで重み付けられる。第3図において、重み付は関数ブ
ロック150乃至1”Oはすべて2〜1の値をもった各
加算器の入力の最少値ビットを有する後続する加算器に
同じように結合することを示している。
第3図において、タップT工からの信号は加算器1′7
2の一方の入力に供給される過程でブロック150で示
すように64で割られる。タップT2□からの信号は加
算器1’72の第2人力に供給される過程でプロ、ツク
152で示すように64で割られる。タップT1.、。
からの信号は加算器1ツ4の第2の入力に供給される過
程でブロック156で示すように64で割られ、また加
算器1′76の第2の入力に供給される過程でブロック
160で示すように16で割られる。中心タップT□ユ
からの信号は加算器186の第1人力に供給される過程
でブロック1−70で示すように2で割られる。タップ
Tユ、からの重み付けされない信号は加算器19Bの入
力にも供給される。タップT9からの信号は加算器1’
7Bおよび〕80の入力にそれぞれ供給される過程でブ
ロック162および166によって示すように4および
16でそれぞれ割られる。
タップT03からの信号は加算器198および180の
各第2人力に供給される過程でブロック164および1
68によって示すようにそれぞれ4および16で割られ
る。
加算器1り4の出力は加算器1B4の第]入力に供給さ
れ、加算器1′72の出力は反転回路182 Kよって
加算器184の第2人力へ、当該加算器1B4への論理
+l I11キャリー・イン・ビットと共に供給される
。反転とキャリー・イン・ビットは加算器172の出力
の2の補数化を行ない、段1および段21からの信号の
係数を実効的に負にする。加算器184の出力は加算器
192の入力に供給される。
加算器]グ8および]、8Qの出力は加算器18日の入
力に結合されている。加算器18Bの出力は反転回路1
90を経て論理“1゛のキャリー・イン・ビットと共に
加算器192の入力に供給される。この反転およびキャ
リー・イン・ビットは加算器188の出力の2の補数化
を行ない、タップ段11および13の係数を負にする。
加算器176の出力は加算器186の第2人力に結合さ
れ、その出力は加算器194の入力に結合されている。
加算器192の出力は加算器」94の第2人力に結合さ
れている。タップから取出されて重み伺けられたすべて
の信号は加算器194の出力において合成され、この加
算器194はクロミナンス信号に対する所望の帯域通過
フィルタ特性を与える。
加算器194の出力は反転回路〕96を経て加算器19
8の入力に結合され、これは論理”l”キャリー・イン
・ビットと共に中心タップT□、からの全帯域幅信号か
ら減算するだめのクロミナンス信号の2の補数化を行々
う。かくして加算器19Bの出力は、低周波垂直細部情
報が得られる低域通過応答特性を示す。
第2図および第3図に示す構成の出力における応答特性
は、クロック信号の周波数が約14.32MHzである
という条件で第4図および第5図に示されている。第4
図に第2図の加算器130 (第3図の加算器194に
相当する)の出力に現われる帯域通過応答特性200を
示す。第4図の応答曲線は約0.7(19) MHzと約コ、 、 ]、 MHzの間である応答性を
示すが、この周波数帯の信号はFIR帯域通過フィルタ
によって30dB以上減衰されている。通過帯域の上側
周波数端では、5乃至6 MH2の間でロールオフ特性
を示しているが、ベースバンド・ビデオ信号は通常テレ
ビジョン受像機のIF応答特性によって4 、2MH2
以上でロールオフするという点に注目する必要がある。
従って、  4.2MHz以上の通過帯域中には実質的
に信号は含まれない。
第2図の加算器26(第3図の加算器198に相当する
)の出力は第5図に示す低域通過応答特性210を示す
。低域通過応答特性210けクロミナンスくし型フィル
タのルミナンス・チャンネル用垂直細部情報を含んでい
る。第5図に示す応答曲線の他方の部分212はベース
バンドにおける4、2MH2のテレビジョンIP通過帯
域の遮断周波数以上の周波数で、この周波数より上には
実質的に信号の内容は存在しない。
この発明の分離回路網は、第6図の回路構成に示すよう
に入力タップ形の実施例としても構成す(20) ることかできる。この実施例では、Fl:Rフィルタ中
に20段のシフト・レジスタ302が使用されており、
加算器320乃至330がシフト・レジスタの2段セグ
メントと4段セグメントの各間に挿入されている。フィ
ルタの入力300に供給ばれるくし型IR波クロミナン
ス信号からの重み付けされた入力信号は重み付は関数回
路304乃至316を通じてシフト・レジスタSO2の
第1段および間挿された加算器に供給される。シフト・
レジスタ段は共通のクロック信号によってクロックされ
る。
くし型濾波されたクロミナンス入力信号は、信号にm=
の重みを付ける重み付は関数回路304お4 よび316 Kよって第1段の入力および加算器330
の入力にそれぞれ供給される。加算器330は最終シフ
ト・レジスタ段20の出力に結合された第2人力をもっ
ている。入力信号はシフト・レジスタ段4と5との間に
結合された加算器320の入力に重み付は関数回路30
6を経って供給される。入力信号はまた/フト・レジス
タ段16と1’7との間に結合された加算器328の入
力に重み付は関数回路314を経て供給される。重み付
は関数回路306およびrS14は入力信号に−の係数
で重みを付ける。重み4 付は関数回路30Bおよび312は入力信号に対して一
πの係数で重みを付ける。これらの関数回路30Bおよ
び312は加算器322および326の入力にそれぞれ
結合されている。加算器322はシフト・レジスタ段B
と9との間に結合されており、加算器326はシフト・
レジスタ段12と13との間に結合されている。入力信
号は重み付は関数回路310によって女の係数で重みが
付けられ、シフト・レジスタ段10と11との間に結合
された加算器324の入力に供給される。
第6図のFIRフィルタのインパルス応答性は、初段と
最終段とから等距離にある加算器324のあたりに集中
している。重みの付けられた信号は、それがシフト・レ
ジスタと加算器とを通過するとき加算器で累積され、最
終的な帯域通過フィルタ特性は加算器330の出力に現
われる。クロミナンス情報から垂直細部情報を分離する
ために、帯域通過クロミナンス信号は、全帯域幅入力信
号からクロミナンス情報を減算する減算合成器350の
入力に供給される。加算器324 VCあるF’IRフ
ィルタのインパルス応答中心は10個のシフト・レジス
タ段11乃至20によって時間に関して出力から分離さ
れるので、全帯域幅信号は等化シフト・レジスタ340
 Kよって加算器340の第2人力に供給される。
シフト・レジスタ340はまた]0個のシフト・レジス
タ段からなり、シフト・レジスタ302と同様なりロッ
ク信号によってクロックされる。加算器330と減算合
成器350の出力は、それぞれ第4図および第5図に示
すように帯域通過フィルタ応答性および低域通過フィル
タ応答性を示す。
第6図の構成では、力n算器は供給された信号に対して
実質的に伝 遅延を与えないと仮定されている。もし使
用される加算器が実質的に伝旙時間を持つならば、加算
器330の出力と減算器350の入力との間の信号路中
に別のシフト・レジスタ段を挿入することが望まし7い
。そのときけ別の補償用シフト・レジスタ段は等化シフ
ト・レジスタ340に付加する必要がある。
この発明のFIRフィルタが、前記シフトレジスタのナ
ンバー・システムの中心にある零値点を中心分布してい
るオフセットされた2の補数のコード化されたデータを
使用して動作するときは、単に重み付は関数の係数の符
号および/または最終の2個の信号合成段の符号を反転
することによって相補形のフィルタを得ることができる
。例えば、もし第2図の回路104.1ofl、10B
、114 、1lfj、および」]8の重み付は関数の
係数の符号をすべて反転すると、加算器130は低域通
過フィルタ応答特性を示し、減算器26は帯域通過フィ
ルタ応答特性を示す。また、もし加算器130を減算器
に変更し、減算器26を加算器に変更すると、この加算
器26は低域通過フィルタ応答性を示す。しかし減算器
130は、フィルタの入力における情報に関して濾波さ
れた情報の極性を反転することによって帯域通過フィル
タ応答性を示す。さらに、第2図の実施例において、段
11からの全帯域幅信号を反転する代りに加算器130
の出力から減算すると、減算器26は位相反転によって
低域通過フィルタ応答(23) 特性を示す。この上うな相補フィルタ形式は、後続する
信号処理段が位相の反転された信号を必要とする場合に
適用して望ましいものである。第2図の実施例について
少なくとも12通りのこのような相補フィルタ形式が可
能なことが解析によって判っている。第6図の実施例に
ついても、その重み付は係数の符号を変え、および/ま
たは加算器330および減算器350の極性を変えるこ
とによって同様に相補形のフィルタを得ることができる
この発明の分離回路網は、ルミナンスおよびクロミナン
ス情報がくし形フィルタによって分離されないテレビジ
ョン受像機に適用し得ることは明らかである。そうする
と、ルミナンス信号とクロミナンス情報はこの分離回路
網によって直接に分離される。このような受像機では、
  FIRフィルタの重み付は関数の係数値あるいはク
ロック周波数を、出力応答特性のクロスオーバ周波数(
変移帯)がより高い周波数に再設定されるように調整す
ることができる。NTSCテレビジョン方式では、この
クロスオーバ周波数ははマ<2MHzである。この(2
4) ような構成の低域通過フィルタ出力は、信号を約3.2
 MHz iで通過させ、帯域通過フィルタ出力は3.
2MHzからビデオ周波数範囲の上限までの周波数の信
号を発生する。A−D変換器からのデジタル・ビデオ信
号が分離回路網の入力に供給されると、ルミナンス情報
信号は低域通過フィルタ応答性を示す出力に発生し、ク
ロミナンス情報信号は帯域通過フィルタ応答性を示す出
力に発生する。
【図面の簡単な説明】
第1図は、この発明の原理に従って構成された信号分離
回路網を含むテレビジョン受像機のデジタル信号処理部
分をブロック図の形で示す図、第2図は、この発明の原
理に従って構成された出力タップ付FIRフィルタをブ
ロック図の形で示す図、第3図は、第2図のF、TRフ
ィルタの一部をさらに詳細に示すブロック図、第4図お
よび第5図は、第2図および第3図に示すFIRフィル
タの各々の応答特性を示す図、第6図はこの発明の原理
に従って構成された入力タップ付FIRフィルタをブロ
ック図の形で示す図である。 14・・・くし型フィルタ、100.302.340・
・・遅延手段、1〜21(第2図)、1〜20(第6図
)・・・信号タップ、102〜11B(第2図)、30
4〜316(第6図)・・・重み付は信号結合手段、1
20〜130(第2図)、へ20〜330(第6図)・
・・加算器(第1の信号発生手段)、26(第2図)、
350(第6図)・・・減算器(第2の信号発生手段)
。 % 許出H人   アールシーニー コーポレーション
化  卯  人   清  水    哲  ほか2名
8 〜く亡・ヤ・]ゴ V 六・rr  用

Claims (1)

    【特許請求の範囲】
  1. (1)デジタル・ビデオ信号源と、 上記デジタル・ビデオ信号源からのデジタル信号に応答
    してルミナンス情報信号とクロミナンス情報信号の周波
    数帯を含む出力信号を発生するくし型フィルタと、 上記くし型フィルタの出力信号に応答する入力と、複数
    の信号タップを有し入力と出力との間で所定時間の遅延
    を呈すシフト・レジスタとを具備した供給された信号に
    対して遅延を与える遅延手段と、 上記シフト・レジスタの信号タップの各1つに結合され
    ていて、通過する信号に対して重みを付けるための重み
    付けられた信号〜結合手段と、上記重み付けられた信号
    〜結合手段に結合されていて、上記シフト・レジスタと
    共同して動作し、第1の振幅対周波数応答特性を示す出
    力にルミナンス情報信号とクロミナンス情報信号のうち
    の第1のものを発生する第1の信号発生手段と、上記第
    1の信号発生手段の出力に結合された第1の入力と、上
    記遅延手段に結合されており、上記所定時間の遅延の少
    なくとも2分の1に等しい時間だけ遅延された非重み付
    は入力信号を受信やるだめの第2の入力とを有し、これ
    ら供給された信号を合成して第2の振幅対周波数応答特
    性を呈する出力に上記ルミナンス情報信号とクロミナン
    ス情報信月の第2のものを発生する第2の信号発生手段
    と、からなるデジタル信号分離回路網。
JP57195191A 1981-11-06 1982-11-05 デジタル信号分離回路網 Pending JPS5887990A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US31910981A 1981-11-06 1981-11-06
US319109 1981-11-06

Publications (1)

Publication Number Publication Date
JPS5887990A true JPS5887990A (ja) 1983-05-25

Family

ID=23240888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57195191A Pending JPS5887990A (ja) 1981-11-06 1982-11-05 デジタル信号分離回路網

Country Status (8)

Country Link
JP (1) JPS5887990A (ja)
KR (1) KR840002796A (ja)
AU (1) AU8989482A (ja)
DE (1) DE3240905A1 (ja)
ES (1) ES516970A0 (ja)
FR (1) FR2516332A1 (ja)
GB (1) GB2110044A (ja)
IT (1) IT1205274B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1177297B (it) * 1983-11-28 1987-08-26 Rca Corp Elaboratore di segnali di dettaglio verticale
US4590511A (en) * 1984-01-03 1986-05-20 Honeywell Inc. Circuit for converting the phase encoded hue information of a quadrature modulated color subcarrier into distinct analog voltage levels
US4626894A (en) * 1984-10-04 1986-12-02 Rca Corporation Signal filtering system having adaptively cascaded filter stages for developing a variable bandwidth frequency characteristic
WO2007117236A1 (en) * 2006-04-07 2007-10-18 Ati Technologies Inc. Video luminance chrominance separation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245238A (en) * 1979-05-11 1981-01-13 Rca Corporation Non-linear processing of video image vertical detail information
US4415918A (en) * 1981-08-31 1983-11-15 Rca Corporation Digital color television signal demodulator
US4524423A (en) * 1981-11-06 1985-06-18 Rca Corporation Digital signal separation filters

Also Published As

Publication number Publication date
FR2516332A1 (fr) 1983-05-13
DE3240905A1 (de) 1983-05-19
IT8224107A0 (it) 1982-11-05
IT1205274B (it) 1989-03-15
GB2110044A (en) 1983-06-08
ES8308662A1 (es) 1983-09-16
KR840002796A (ko) 1984-07-16
ES516970A0 (es) 1983-09-16
AU8989482A (en) 1983-05-12

Similar Documents

Publication Publication Date Title
CA1173916A (en) Digital signal separation filters
US4626894A (en) Signal filtering system having adaptively cascaded filter stages for developing a variable bandwidth frequency characteristic
EP0065881B1 (en) Television signal filtering system
EP0169035A1 (en) Color difference signal processing system
US6437827B1 (en) Filtering video signals containing chrominance information
NL8200408A (nl) Inrichting voor het digitaal filteren van een gedigitaliseerd chrominantiesignaal in een televisiestelsel met digitale componenten.
US4621290A (en) Piecewise linear digital signal processor as for digital video vertical detail processing
JPS6345154B2 (ja)
JPS5887990A (ja) デジタル信号分離回路網
EP0122096B1 (en) Chrominance inverting all-pass filter
JP3805043B2 (ja) ディジタル複合ビデオ信号を成分に分離する装置
US5119176A (en) System and method for direct digital conversion of digital component video signals to NTSC signal
JPS60126989A (ja) 色信号処理方法
JPS60197088A (ja) カラ−ビデオ信号の処理回路
JPS5941349B2 (ja) 搬送色信号の雑音除去回路
EP0124280B1 (en) Method and apparatus for the extraction of luminance information from a video signal
JPH0590898A (ja) フイルタ回路
JP3128998B2 (ja) ディジタルカムコーダ
JPS6129289A (ja) 映像信号記録再生装置の信号処理回路
JPH01152891A (ja) カラービデオ信号伝送装置
JPH01284192A (ja) 色信号処理回路
RM i\_, i fs= 27 MHZ (\58 so (—e5 2
GB2155723A (en) Digital television system with error correction
JPH03175794A (ja) 3次元y/c分離フィルタ