KR840002796A - 디지탈 신호 분리 회로망 - Google Patents
디지탈 신호 분리 회로망 Download PDFInfo
- Publication number
- KR840002796A KR840002796A KR1019820004998A KR820004998A KR840002796A KR 840002796 A KR840002796 A KR 840002796A KR 1019820004998 A KR1019820004998 A KR 1019820004998A KR 820004998 A KR820004998 A KR 820004998A KR 840002796 A KR840002796 A KR 840002796A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- coupled
- weighted
- adder
- Prior art date
Links
- 238000000926 separation method Methods 0.000 title claims description 13
- 230000008878 coupling Effects 0.000 claims 6
- 238000010168 coupling process Methods 0.000 claims 6
- 238000005859 coupling reaction Methods 0.000 claims 6
- 230000003111 delayed effect Effects 0.000 claims 5
- 230000001747 exhibiting effect Effects 0.000 claims 4
- 238000000034 method Methods 0.000 claims 3
- 230000002194 synthesizing effect Effects 0.000 claims 3
- 230000000295 complement effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
- H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라 구성된 신호분리회로망을 포함하는 텔레비젼 수신기의 디지탈 비데오신호 처리부에 대한 블록선도,
제2도는 본 발명의 원리에 따라 구성된 출력탭 FIR 필터에 대한 블록선도.
Claims (13)
- 디지탈 비데오 신호원을 포함하는 텔레비젼 수신기에 있어서, 상기 디지탈 비데오 신호에 응답하여 휘도정보신호와 색도정보신호의 주파수 대역을 포함하는 출력신호를 생성하기 위한 빗살형 필터(14)와, 상기 빗살형 필터 출력신호에 응답하여 인가된 신호를 지연하기 위한 것으로서, 복수의 신호탭(1-21;1-20)을 가지며 입력과 출력 사이에서 주어질 시간 지연을 보이는 시프트 레지스터(100;302)를 포함하며 또한 상기 주어진 시간의 최소한 반에 해당하는 시간량만큼 지연된 웨이트되지 않은 입력신호를 생성하는 지연수단(100,302,340)과 상기 시프트 레지스터의 상기 각 신호탭에 결합되어 이를 통과하는 신호를 웨이트하기 위한 웨이트된 신호 결합수단(102-118;304-316)파 상기 웨이트된 신호 결합수단에 결합되어 첫번째 진폭대 주파수 응답특성을 보이는 출력에서 상기 휘도정보와 색도 정보신호의 첫번째 것을 생성하기 위해 상기 시프트 레지스터와 조합하여 동작하는 수단(120-130;320-330)과 상기 신호 생성수단의 출력이 결합된 제1 입력 및 두번째 진폭대 주파수 응답특성을 보이는 출력에서 상기 휘도 정보 및 색도 정보 신호의 두번째 것을 인가된 신호를 합성하기 위해, 상기 지연된 웨이트되지 않은 입력신호를 수신하도록 상기 지연수단에 결합된 제2입력을 가지는 수단(26,350)을 특징으로 하는 디지탈 신호 분리회로망.
- 제1항에 있어서, 상기 시프트레지스터(100)가 상기 빗살형 필터 출력신호를 수신하도록 결합된 상기 입력을 가지며 출력탭들인 상기 복수의 신호탭(1-21)이 중앙위치의 출력탭(11) 주위에 위치하며, 상기 웨이트된 신호결합수단(102-118)이 여기에 인가된 신호를 웨이트하기 위해서 상기 출력탭에 결합된 입력과 출력을 가지며, 상기 신호생성수단(120-130)이 상기 웨이트된 신호결합수단의 상기 출력에 결합된 입력을 가지며, 상기 신호합성수단(26)이 상기 중앙에 위치한 출력탭에 결합되어 그로부터 나온 상기 지연된 웨이트되지 않은 신호를 수신하기 위한 상기 제2입력을 가지는 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제2항에 있어서, 상기 웨이트된 신호 결합수단(102-118)이 상기 중앙 출력탭(11) 주위에 대칭적으로 위치하고 상기 중앙출력탭 주위에 대칭적으로 분포된 웨이팅 함수값을 보이는 복수개의 웨이팅 함수회로를 포함하며, 상기 신호생성수단(120-130)이 상기 웨이팅 함수회로에 결합되고 상기 첫번째 진폭대 주파수 응답특성을 보이는 출력을 가지는 가산기열 구성을 포함하는 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제3항에 있어서, 상기 가산기열 구멍(120-130)이 상기 복수개의 출력탭(1-21)로부터 탭웨이트 신호를 수신하도록 결합된 제1입력과, 상기 중앙에 위치한 출력탭(11)으로부터 웨이트된 신호를 수신하도록 결합된 제2입력을 포함하는 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제4항에 있어서, 상기 신호합성수단(26)이 상기 중앙출력탭(11)에서 생성된 신호를 상기 최종 가산기단(130)에 의해 생성된 신호와 감산식으로 합성하기 위한 감산식 신호 합성기(26)을 구비한 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제5항에 있어서, 상기 감산식 신호합성기(26)가 가산기(198) 및 상기 가산기에 인가된 신호중 하나를 그의 보수화하기 위한 수단(196; CI 1)을 포함하는 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제1항에 있어서, 상기 신호 생성수단(320-330)이 복수개의 가산기를 구비하며, 상기 시프트 레지스터(302)가 상기 단들 사이에 번갈아 결합되어 중앙단(10)과 최종단(20) 사이에서 주어진 지연을 보이는 상기 가산기와 함께 복수개의 단(1-20)을 포함하며, 상기 웨이트된 신호결합수단(304-316)이 상기 비데오 신호에 응답하여 웨이트된 신호를 상기 번갈아 결합된 시프트 레지스터단(1-20)과 가산기(320-328)에 인가하며, 상기 신호 생성수단(330)이 또한 상기 시프트 레지스터의 상기 최단과, 상기 출력에서 웨이트되고 지연된 신호의 합을 생성하기 위한 상기 웨이트된 신호 결합수단에 결합되는 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제7항에 있어서, 상기 웨이트된 신호결합수단(304-316)이 복수개의 웨이팅 함수회로를 구비한 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제8항에 있어서, 상기 신호 생성수단(320-330)이 최종가산기(330)를 구비한 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제9항에 있어서, 상기 지연수단(302,340)이 상기 웨이트되지 않은 지연 입력신호를 생성하기 위해 제1시프트 레지스터(302)의 반에 해당하는 지연을 보이는 제2시프트 레지스터를 구비한 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제10항에 있어서, 상기 신호 합성수단(350)이 상기 신호 생성수단의 상기 최종 가산기 (330)에 의해 생성된 신호와 상기 제2시프트 레지스터(340)에 의해 생성된 신호를 감산식으로 합성하기 위한 감산식 신호 합성기로 이루어진 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제11항에 있어서, 상기 감산식 신호 합성기(350)가 가산기(198)와 인가된 신호를 그의 보수화하기 위해 상기 가산기의 한 입력에 결합된 수단을 포함하는 것을 특징으로 하는 디지탈 신호 분리회로망.
- 제3 또는 8항에 있어서, 상기 웨이팅 함수호로(102-118;304-316)가 시프트 및 가산회로를 구비한 것을 특징으로 하는 디지탈 신호 분리회로망.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US31910981A | 1981-11-06 | 1981-11-06 | |
US319,109 | 1994-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR840002796A true KR840002796A (ko) | 1984-07-16 |
Family
ID=23240888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019820004998A KR840002796A (ko) | 1981-11-06 | 1982-11-05 | 디지탈 신호 분리 회로망 |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS5887990A (ko) |
KR (1) | KR840002796A (ko) |
AU (1) | AU8989482A (ko) |
DE (1) | DE3240905A1 (ko) |
ES (1) | ES516970A0 (ko) |
FR (1) | FR2516332A1 (ko) |
GB (1) | GB2110044A (ko) |
IT (1) | IT1205274B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1177297B (it) * | 1983-11-28 | 1987-08-26 | Rca Corp | Elaboratore di segnali di dettaglio verticale |
US4590511A (en) * | 1984-01-03 | 1986-05-20 | Honeywell Inc. | Circuit for converting the phase encoded hue information of a quadrature modulated color subcarrier into distinct analog voltage levels |
US4626894A (en) * | 1984-10-04 | 1986-12-02 | Rca Corporation | Signal filtering system having adaptively cascaded filter stages for developing a variable bandwidth frequency characteristic |
US8248536B2 (en) | 2006-04-07 | 2012-08-21 | Ati Technologies, Inc. | Video luminance chrominance separation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245238A (en) * | 1979-05-11 | 1981-01-13 | Rca Corporation | Non-linear processing of video image vertical detail information |
US4415918A (en) * | 1981-08-31 | 1983-11-15 | Rca Corporation | Digital color television signal demodulator |
US4524423A (en) * | 1981-11-06 | 1985-06-18 | Rca Corporation | Digital signal separation filters |
-
1982
- 1982-10-28 GB GB08230832A patent/GB2110044A/en not_active Withdrawn
- 1982-10-29 ES ES516970A patent/ES516970A0/es active Granted
- 1982-10-29 AU AU89894/82A patent/AU8989482A/en not_active Abandoned
- 1982-11-05 FR FR8218613A patent/FR2516332A1/fr not_active Withdrawn
- 1982-11-05 DE DE19823240905 patent/DE3240905A1/de not_active Withdrawn
- 1982-11-05 IT IT24107/82A patent/IT1205274B/it active
- 1982-11-05 JP JP57195191A patent/JPS5887990A/ja active Pending
- 1982-11-05 KR KR1019820004998A patent/KR840002796A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
ES8308662A1 (es) | 1983-09-16 |
JPS5887990A (ja) | 1983-05-25 |
IT8224107A0 (it) | 1982-11-05 |
IT1205274B (it) | 1989-03-15 |
FR2516332A1 (fr) | 1983-05-13 |
DE3240905A1 (de) | 1983-05-19 |
ES516970A0 (es) | 1983-09-16 |
AU8989482A (en) | 1983-05-12 |
GB2110044A (en) | 1983-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840002795A (ko) | 디지탈 여파기 | |
KR101335359B1 (ko) | 텔레비전 오디오 신호를 처리하기 위한 설정가능한 재귀적디지털 필터 | |
KR100632199B1 (ko) | 스테레오 신호 처리 장치 | |
KR860003705A (ko) | 필터링 시스템 | |
KR840000145A (ko) | 텔레비젼 신호 여파치장 | |
KR840002796A (ko) | 디지탈 신호 분리 회로망 | |
KR910005705A (ko) | 적응형 콤필터 및 비디오신호성분 분리방법 | |
JPH0329486A (ja) | 輝度信号分離回路 | |
SE8204845L (sv) | Digitalfergtelevisionssignaldemodulator | |
JPS5871783A (ja) | 分離回路 | |
KR850005933A (ko) | 디지탈 비데오 휘도신호처리용 회로 | |
US4571620A (en) | Luminance peaking filter for use in digital video signal processing systems | |
JPH05259783A (ja) | トーンコントロール回路 | |
US4757516A (en) | Transversal equalizer | |
JPS62219898A (ja) | 残響付加方式 | |
JPS62219899A (ja) | 残響付加方式 | |
JPH02127889A (ja) | Dtmfレシーバ | |
JPH04973A (ja) | 映像信号処理装置 | |
JPH05276531A (ja) | ロジカル・コム・フィルタ | |
JPS5916490A (ja) | デイジタルクロマフイルタ−回路 | |
JPH0697773A (ja) | デジタルフィルタ装置 | |
KR910007376A (ko) | 영상신호 처리회로 | |
JPH039688A (ja) | ディジタルフィルタ回路 | |
JPH0511199U (ja) | コーラス効果付加装置 | |
JPH0529806A (ja) | 分波合成装置 |