DECIMACIÓN DE UNA SEÑAL DE VIDEO DE ALTA DEFINICIÓN
CAMPO DE LA INVENCIÓN Esta invención se relaciona con un sub-muestreo o decimación de una señal digital de video. Las señales de televisión de alta definición (HDTV) típicamente no son compatibles con las normas actuales de transmisión como la NTSC. Una norma preferida para codificación de señal para usarse con as señales HDTV compatibles es MPEG-2 (Motion Picture Experts Group, "Tecnología de Información - Codificación de Imágenes en Movimiento e Información Asociada de Audio: Video", ISO/IEC 13818-2, 15 de mayo de 1996) como fue adoptada por Grand Alliance para usarse en los Estados Unidos. Esta norma bien conocida proporciona los lineamientos de formato para codificar y comprimir videos, audio y datos auxiliares. Las señales de televisión para formatearse con la norma MPEG-2 requirieron que, tanto la arquitectura de transmisión de radiodifusión de televisión como la arquitectura de sistema de recepción, fueran rediseñadas. Los ingenieros introdujeron sistemas de compresión, ios cuales reducen la cantidad de datos de radiodifusión. Los receptores HDTV decodifican y descomprimen los datos, HDTV codificados recibidos y reconstruyen una señal de resolución completa para su despliegue. Las pérdidas en la señal se reducen al mínimo debido a la sofisticación de las técnicas empleadas de codificación/decodificación y de reconstrucción, y las pérdidas esperadas ocurren típicamente en donde el ojo humano está limitado por la percepción, por ejemplo, en detalles finos de la cinética en diagonal. Mientras que se han realizado muchas investigaciones y desarrollo en todos los aspectos de transmisión y recepción de HDTV, los ingenieros están enfocados en los receptores de HDTV, debido a la competencia para fabricar un producto consumible con mejores características que los actuales receptores estándar de televisión, que ahora ofrecerán nuevas características, tal como un despliegue de 16:9. Los fabricantes están diseñando receptores consumibles que no solamente incluyan las características actuales de los receptores estándar de definición, como el PIP, sino también características que soporten otras aplicaciones, como la televisión interactiva y acceso a Internet. Los fabricantes tienen el reto de diseñar arquitectura de sistemas que incorporen dentro del receptor de HDTV nuevos servicios y características, no solamente disponibles en un receptor de televisión, o que solamente sean posibles a través de un equipo de caja montable o alguna otra ¡nterfaz. Los receptores HDTV tendrán la capacidad para desplegar gráficos, por ejemplo un programa de hojas de cálculo, así como la programación tradicional. El despliegue de gráficos será posible cuando el observador utilice por ejemplo, un receptor HDTV para ingres.ar a la información de la Internet. El observador puede desear controlar la programación tradicional de alta definición (HD) u otra señal HD de video, al mismo tiempo que se despliegan los gráficos. Esto se conoce como imagen sobre gráficos, o PIG. También, el usuario puede desear ver dos programas, por lo menos uno de los cuales es HD, usando la imagen en imagen (PIP) o la característica de imagen sobre imagen (POP). Una señal HDTV que se transmite de acuerdo con la norma MPEG2 presenta un grupo diferente de problemas de diseño a ser superados porque los datos de video están formateados como bloques y macrobloques en lugar de líneas. 1?I presentar una segunda imagen más pequeña dentro de una imagen más grande por PIP, POP o PIG, requiere de que la imagen pequeña sea filtrada y sub-muestreada para lograr el tamaño de despliegue deseado. Esto se logra fácilmente en la dirección horizontal. Sin embargo, la decimación vertical de una señal de video siempre ha representado un reto para los ingenieros cuando tratan con una señal entrelazada de video. La decimación vertical de una señal entrelazada produce interferencias notorias debido a que se debe calcular la fase de las nuevas líneas. Para conseguir la fase correcta, el campo anterior o posterior debe estar disponible, lo cual requiere del almacenamiento del campo requerido dentro de la memoria. Esto aumenta los requerimientos de memoria y de anchura de banda. Para reducir el solape, la señal debe ser filtrada por el límite de banda, pero sin todas las líneas disponibles hacia el filtro el espectro resultante es incorrecto. Estos problemas tradicionales están compuestos por la complejidad de bloques y macrobloques de pixeles del formato MPEG2. Las memorias tradicionales de línea no son suficientes para acomodar una corriente de datos de entrada que no está en el orden de línea por línea. Los receptores HDTV conocidos vuelven a formatear los datos para explorar la trama del formato antes de convertir la señal de resolución completa a la señal PIP, POP o PIG a ser visualizada en despliegue. De conformidad con los principios de la presente invención, se proporciona una imagen de resolución reducida para su despliegue mediante la decimación de datos en bloque de pixeles, de manera que los datos de pixel se deriven únicamente de su bloque de pixel no di zmado.
BREVE DESCRIPCIÓN DE LOS DIBUJOS La Figura 1 es un diagrama en bloque de un receptor HDTV que incluye la presente invención. La Figura 2 es un diagrama en bloque del elemento 30 de la Figura 1. Las Figuras 3 a la 6 ilustran los ejemplos de la decimación vertical para las imágenes con base en campo y cuadro. La Figura 7 es otro diagrama de bloque ejemplificativo del elemento 30 de la Figura 1. La Figura 8 es un diagrama de flujo ejemplificativo del método de procesamiento de datos, de conformidad con la presente invención BREVE DESCRIPCIÓN DE LA DESCRIPCIÓN La Figura 1 ilustra una porción de un receptor HDTV que incluya un decodificador 10 compatible con MPEG2y un elemento 30 de conformidad con los principios de la presente invención. La señal HDTV recibida se comprimió antes de radiodifundirse en una manera que es esencialmente inversa a la descompresión y decodificación llevada a cabo por el decodificador 10. La configuración ilustrada del decodificador 10 es bien conocida. Los datos comprimidos son recibidos desde un sintonizador y desmodulador (no mostrados) y se introducen en un separador 12. El separador 12 controla la velocidad de datos de la corriente de datos comprimida de entrada y suministra un decodificador 14 de longitud variable (VLD). El VLD 14 decodifica la corriente de datos codificada de longitud variable. El VLD 14 pasa la corriente de datos decodificada hacia un cuantificador 16 inverso, el cual convierte la corriente de datos decodificada en coeficientes descuantificados que representan los datos de video. El cuantificador 16 inverso pasa los coeficientes descuantificados hacia el transformador 18 cosenoidal separado inverso (IDCT), el cual transforma a la inversa los coeficientes descuantificados en datos de pixel. Los datos de pixel se formatean como bloques y macrobloques compatibles con la norma MPEG2. También, conforme a la norma MPEG2, los bloques de pixel definen cuadros o campos I, P o B Los cuadros o campos I y P, y opcionalmente el cuadro o campo B, se almacenan en la memoria 24 de cuadro mediante un combinador 20 para jsarse durante la reconstrucción de los cuadros o campos completos. La escritura de datos y la lectura de datos fuera de la memo'ia 24 ocurre bajo el control del controlador 28 de memoria local. Cuando los datos de pixel abandonan el IDCT 18, los datos de pixel relacionados requeridos para la reconstrucción de imagen se recuperan desde la memoria 24 y se envían al compensador 22 cinético. El compensador 22 cinético calcula la información requerida para reconstruir el pixel actualizado de un campo o cuadro y envía los datos hacia un combinador 20. El combinador 20 combina los datos de pixel desde el IDCT 18 y el compensador 22 cinético y almacena el resultado reconstruido dentro de la memoria 24. Estos datos recién reconstruidos se almacenan hasta que sean requeridos para reconstruir los campos y cuadros subsecuentes a partir de los datos de pixel recién decodificados, los cuales comprenden los campos y cuadros P o B. Los datos reconstruidos también se envían hacia el procesador 26 de despliegue para procesarse antes del despliegue, o se sacan hacia un dispositivo de almacenamiento, etc. (no mostrado). Cuando el observador selecciona ver un programa por PIP, POP o PIG, los campos o cuadros de imágenes reconstruidos se envían desde el combinador 20 para filtrarse y hacia el diezmador 30 bajo el control de un microcontrolador, de conformidad con los principios de la presente invención.
El elemento 30 filtra los datos tanto en la dirección vertical como en la dirección horizontal con los propósitos de traslapar y diezmar los datos de pixel en el número deseado de pixeles para producir una imagen de resolución reducida para su despliegue. La imagen diezmada se almacena en la memoria 24 hasta que sea requerida por el procesador 26 de despliegue. La decimáción, en este contexto, incluye la reducción de pixeles en cualquier forma, como sub-muestreo, combinación ponderada de pixeles y sus semejantes. Al mismo tiempo en que el filtro y el diezmador 30 proporcionan la primera imagen diezmada hacia la memoria 24, se proporciona una segunda imagen de respaldo a la memoria 24 para su despliegue mediante la entrada 32. La imagen de respaldo comprende los gráficos o el programa desplegado antes de seleccionar la opción de PIP; F'OP o PIG. La imagen diezmada proporcionada por el elemento 30 es una imagen en primer plano que se conmuta o cambia en la imagen de respaldo mediante los métodos conocidos. Por ejemplo, los circuitos integrados conocidos incluyen medidas para ingresar tanto en imágenes desde la memoria y desplegar la imagen diezmada en una ventada dentro de la imagen de respaldo. En caso de que la segunda imagen sea una imagen de gráficos, provista, por ejemplo por una computadora, la imagen habrá sido formateada con los requerimientos del procesador 26 de despliegue antes de ser almacenada en la memoria 24. El formateo puede o no ocurrir en el receptor de televisión. En caso de que la segunda
^«iiab^iH imagen sea un programa de televisión radiodifundido, un segundo sintonizador proporciona la imagen decodificada hacia el procesador 26 de despliegue. Este sistema para proporcionar despliegues PIP, POP y PIG se encuentra como es conocido, en los receptores de televisión y en las grabadoras de cintas de video. El segundo sintonizador proporciona la segunda imagen hacia la memoria 24 formateada con los requerimientos del procesador 26 de despliegue. Una alternativa para almacenar una segunda imagen en la memoria 24 es para el dispositivo que suministra la segunda imagen para tener su propia memoria acoplada a y accesible mediante el procesador 26 de despliegue, o procesar la imagen en tiempo real y proporcionar la imagen directamente al procesador 26 de despliegue.
La Figura 2 ¡lustra una posible configuración de filtros y diezmadores que comprenden el elemento 30, de conformidad con los principios de la presente invención. El separador 90 de macrobloques recibe un macrobloque de pixeles descomprimido y decodificado desde el decodificador 10 y mantiene los datos hasta que sean requeridos por el diezmador 100 de filtro vertical. El filtro vertical/diezmador 100 lleva a cabo una decimación y filtración de solape en la dirección vertical. El filtro horizontal/diezmador 200 lleva a cabo la filtración de solape y la decimación en la dirección horizontal. El elemento 100 incluye un filtro de paso bajo de múltiples fases de solape, comprendido por los elementos 110, 112 y 114 de filtro. También, se pueden emplear otra clase de filtros, como un filtro de respuesta de impulsos finitos (FIR), por ejemplo. Los sistemas MPEG2 compatibles se parecen al sistema de rastreo de trama debido a que la corriente de bits representa las hileras de rastreo de trama consecutivas de la imagen contigua, representativa de los macrobloques. En un sistema de rastreo de trama, los filtros verticales FIR tienen una instalación costosa debido a la gran cantidad de memoria que requiere cada toma. La memoria requerida para cada toma en un sistema MPEG2 compatible será la cantidad de datos en cada línea por el número de líneas en un macrobloque. La salida de los elementos 110 al 114 proporcionan datos a los multiplicadores 120, 122 y 124, respectivamente, cada uno de los cuales aplica un coeficiente de ponderación a su señal de entrada respectiva. Las salidas de ponderación de los multiplicadores 122 y 124 se suman en un sumador 130, y las salidas del sumador 130 y del multiplicador 120 se suman en el sumador 132. De manera alternativa, se puede sustituir un sumador de tres entradas para recibir las salidas de los multiplicadores 120 al 124. La salida del sumador 132 proporciona datos al filtro horizontal/diezmador 200. El elemento 200 incluye un filtro de solape comprendido de filtros FIR 210, 212 a 210 + 2n individuales, en donde n + 1 es igual al número de filtros utilizados para lograr la decimación horizontal deseada. La salida de cada filtro FIR se proporciona hacia los multiplicadores 220, 222, a 220 + 2n, respectivamente, cada uno de los cuales aplica un coeficiente de ponderación deseado a la señal de entrada. Las salidas de ponderación de los multiplicadores se suman en el sumador 230 y se envían a la memoria 24 para almacenarse hasta que sean requeridos por el procesador 26 de despliegue. La estructura del filtro horizontal/diezmador 200 es aquélla de un convertidor de velocidad de muestra que emplea filtros FIR y es bien conocido dentro de la técnica del procesamiento de video. La Figura 2 opera con datos desde un bloque único, por ejemplo, un macrobloque o sub-bloque del mismo, en cualquier momento determinado. Aun en una situación extrema, cada valor diezmado de pixel se deriva únicamente del bloque de entrada de los datos de pixel. No se presenta la mezcla de valores de pixel desde los bloques precedentes o adyacentes. Por ejemplo, el diezmador 30 de filtro de la Figura 1 puede comprender la estructura de la Figura 2. Para esta estructura, tres o menos pixeles entran en el filtro interno de fases múltiples en el elemento 100 desde el separador 90 y se ponderan adecuadamente. Cuando entran menos de tres pixeles en el filtro, el coeficiente de ponderación aplicado a los multiplicadores sin datos válidos, se ajusta a cero para no crear un error. De manera alternativa, la estructura de la Figura 2 se puede repetir en paralelo para aceptar una hilera vertical entera de pixeles desde un macrobloque en forma simultánea. La repetición de la estructura de la Figura 2 aumenta la velocidad de procesamiento, pero también aumenta el costo y el tamaño del chip La estructura de un filtro vertical/diezmador 100 ventajosamente exhibe las capacidades PIP, POP o PIG. Cada línea de salida del elemento 100 es una función de cuando mucho tres líneas de entrada y es una función de las líneas desde un único macrobloque o sub-bloque de ese macrobloque. En caso de que se introduzcan menos de tres líneas dentro de la estructura de la unidad 100, ee aplica un coeficiente de ponderación de cero al multiplicador que recibe datos inválidos. Esta estructura proporciona ciertas ventajas que simplifican este diseño. Primero, al limitar la entrada de datos al elemento 30 (Figura 1) que son del mismo macrobloque o sub-bloque, elimina la necesidad del filtro vertical (elementos 110 al 114) para múltiples memorias de línea u otras estructuras de memoria necesarias para ingresar una línea completa. Por lo tanto, los requerimientos de memoria se reducen a un separador capaz de almacenar un bloque o macrobloque. Esta memoria puede residir en o estar ubicada antes del filtro vertical/diezmador 100 (no mostrado), o puede estar incluida en la memoria 24 de cuadro. Las estructuras previas de filtro/diezmador requieren de una memoria de línea completa para el filtro vertical/diezmador. Para una señal de alta definición que comprende 1920 por 1080 pixeles por imagen presentados como macrobloques, una línea única incluye porciones de 120 macrobloques. Los diezmadores de línea conocidos en un ambiente de macrobloque requerirán todos los 120 macrobloques a ser decodificados y almacenados antes de la filtración vertical y la decimación de una señal de video. En segundo lugar, la proporción de declinación vertical de 8.3 (= 2.67:1) obtiene resultados esencialmente equivalentes a la reducción 3:1, ahora usada para las imágenes PIP, POP o PIG. La proporción de decimación vertical conocida de 3:1 se seleccionó porque 2:1 proporcionó muy poca decimación para las aplicaciones de PIP, POP o PIG, y 4:1 proporcionó demasiada decimación para las aplicaciones de PIP, POP o PIG. Para el rastreo de línea de las señales de video formateadas, la decimación de 3:1 proporcionó el tamaño de imagen vertical deseado y las tres memorias de línea requeridas. La diferencia en la percepción de 8:3 y 3:1 para los observadores es inadvertida. Tercera, el elemento 100 genera seis segmentos de línea de luminiscencia a partir de cada macrobloque de luminiscencia en este ejemplo. Debido a que los datos se procesan en forma de macrobloques, el elemento 100 aceptará las señales de video formateadas tanto en campo como en cuadro. Para los datos de crominancia, se pueden usar una estructura igual o similar a la del filtro/diezmador 30. Los datos de crominancia ya están reducidos en un cincuenta por ciento en la resolución vertical. Por lo tanto, el bloque de pixel de crominancia también se diezmar en forma vertical en una proporción de 4:3 en el elemento 30. F'ara lograr la decimación vertical, dos a cuatro pixeles de un bloque pasan el elemento 100 o pasan sin cambio a través del elemento 100 hacia el elemento 200 para la filtración horizontal y la decimación. Los otros dos pixeles se filtran, ponderan y se añaden juntos a la estructura del elemento 100 antes de pasar al elemento 200. Los dos pixeles se procesan esencialmente en la misma forma que los pixeles de luminiscencia descritos antes. La Figura 3 ilustra la decimación vertical de pixeles en un campo. Los pixeles de luminiscencia están representados como círculos antes de la decimación vertical y los pixeles de crominancia están representados por cuadros antes de la decimación. Los pixeles de luminiscencia y de crominancia diezmada están representados por asteriscos. La Figura 3 solamente ilustra 3 pixeles en cada uno de los segmentos de línea de 8 pixeles,
10 incluidos en cada campo macrobloque de luminiscencia y 3 pixeles en cada uno de los segmentos de línea de cuatro pixeles incluidos en cada campo macrobloque de crominancia. En la Figura 3, la fuente es una señal de video 1H entrelazada con un contenido de 30 cuadros por segundo, por ejemplo. La señal
15 de salida diezmada es una señal de video 1H entrelazada presentada a la misma velocidad. Los dos primeros pixeles verticales del primer campo se procesan en un pixel. Los siguientes tres pixeles verticales también se procesan en un pixel y los últimos tres pixeles del bloque de pixel del primer campo se procesan en un pixel. Para
20 los campos alternantes, los grupos de tres pixeles verticales a ser filtrados y diezmados en forma vertical, son diferentes. Dos grupos de tres pixeles verticales se procesan en un pixel y los dos últimos pixeles verticales del bloque de su campo alternante respectivo, se procesan en un pixel. 5 Para los grupos de pixeles verticales a ser diezmada en un
-a¿ k^ "~-^B¿'^a'^<-'^r:t'-- pixel, los coeficientes de ponderación sumados aplicados a los multiplicadores son iguales a la unidad (1). Por ejemplo, la modalidad ejemplificativa multiplica el primer y el tercer pixeles de un grupo de tres pixeles por 0.25 y el pixel medio del grupo por 0.50. 5 Para los grupos de dos pixeles, cada pixel se multiplica por 0.50. Otras funciones de ponderación están disponibles para cada grupo que cuando se suman juntos dan como resultado la unidad. También se puede desear que las funciones sumadas de ponderación no den como resultado la unidad, pero que el total de todos los coeficientes 10 del bloque o macrobloque igualen un valor predeterminado. Para los bloques de pixel de crominancia, los campos alternantes están diezmados en forma vertical, esencialmente en la misma manera. Como se puede observar en la Figura 3, se mantiene el valor del primer y el último pixeles verticales, mientras que los 15 dos pixeles medios se procesan en un pixel. Para la modalidad ejemplificativa, los coeficientes de ponderación aplicados a los dos pixeles medios por los elementos del multiplicador igualan a 0.50 Los coeficientes de ponderación alternante se pueden aplicar a los pixeles de crominancia según se desee o se requiera para acomodar 20 el equilibrio correcto entre el filtrado vertical y la decimación de cromimancia y de luminiscencia. Los coeficientes de filtro para el campo con base de datos se seleccionan con cuidado para dar la fase adecuada a las nuevas líneas, ya que los coeficientes de filtro determinan la colocación 25 efectiva de las lineas filtradas con relación a las líneas de entrada
¿*m*«át¿ta¿i >?~~~m . . . . . I . . uu, - .- «..i . .¿*. **>-** Al comprimir las líneas de entrada para línea de salida para encontrarse dentro del mismo macrobloque no representa una dificultad para determinar los coeficientes, pero si limita la calidad de filtrado al orden del filtro. El orden del filtro es una función del número de líneas de entrada usadas para construir una línea de salida. Sin embargo, al comprimir la estructura de la Figura 2 a un único macrobloque de 16 líneas no afecta de manera notable las imágenes de PIP, POP o PIG ya que la reducción es de 8:3. La Figura 4 ilustra una decimación vertical de pixeles en un cuadro. En este ejemplo, la fuente de la señal de video es un rastreo progresivo que se presenta a una velocidad ya sea de 24, 30 ó 60 cuadros por segundo. La señal diezmada de salida es una señal 1H entrelazada que se presenta a la misma velocidad. Como en la Figura 3, los círculos representan los pixeles de luminiscencia, los cuadros representan los pixeles de crominancia y los asteriscos representan los pixeles diezmados. Los datos se leen desde la memoria a una velocidad de 60 Hz. Los datos que se presentan a 24 ó 30 cuadros por segundo se leen dos veces para cada línea vertical. Los datos que se presentan a 24 cuadros por segundo se convierten en la velocidad de despliegue en el procesador de despliegue La Figura 4 ilustra el cuadro leído a 60 Hz y genera 3 pixeles a partir de 16 pixeles verticales de entrada durante cada lectura El resultado es que el macrobloque genera 6 píxeles por cada 16 pixeles de entrada, lo cual es igual a una velocidad de decimación de 8 3 a 30 cuadros por segundo A una velocidad de cuadro de 24 y 30 cuadros
^^^al por segundo, no se presentan saltos de datos debido a que los mismos datos se leen dos veces. A una velocidad de 60 cuadros por segundo, algunos datos son saltados, pero los efectos no son notorios para el observador, y el resultado es una imagen presentada a la velocidad de despliegue de 30 cuadros por segundo. Esto elimina otra decimación en el procesador de despliegue. Como en la Figura 3, los coeficientes de ponderación aplicados a cada pixel de entrada que contribuyen con un pixel de salida se muestran como una fracción al lado del pixel de entrada. Los coeficientes de ponderación serán descritos más adelante. Las Figuras 5 y 6 ilustran la salida diezmada de un formato 2H progresivo. Las Figuras 5 y 6 tienen como entradas las mismas señales de video de fuente como se muestra en las Figuras 3 y 4, respectivamente. Para este caso, la velocidad de decimación es de 8 a 6 para los datos de luminiscencia debido al requerimiento de salida del formato progresivo. Para los datos de crominancia, un bloque de cuatro por cuatro pixeles debe no estar no muestreado en lo absoluto a seis pixeles por cada cuatro pixeles de entrada verticales. La estructura de circuito de las Figuras 2 y 7 puede incluir multiplicadores y sumadores adicionales para soportar la resolución mejorada de estos ejemplos. Esta misma estructura básica de circuitos se puede utilizar tanto para los datos en bloque con base de imagen de campo y de cuadro. Para este ejemplo, se procesan hasta cuatro pixeles de entrada en un pixel de salida. La estructura de filtro/decimación se muestra en la Figura 7. Los coeficientes de ponderación ejemplificativos para los grupos de pixeles se proporcionan en las Figuras 3 a la 6. Los coeficientes de ponderación son los números al lado clel pixel de entrada. En caso de que los valores de pixel de entrada se utilicen para determinar más de un pixel de salida, el coeficiente de ponderación en la parte superior corresponde al pixel de salida, indicado por la flecha apuntando generalmente hacia arriba y el coeficiente de ponderación en la parte inferior corresponde al pixel de salida indicado por la flecha que señala hacia abajo. La estructura de filtrado/decimación de macrobloque con base en cuadro de crominancia también lee los datos a una velocidad de 60 Hz. La entrada/salida ejemplificativa del filtro/diezmador 30 se mueslra en las Figuras 4 y 6. Los coeficientes de ponderación ejemplificativos para los grupos de pixeles se indican como se describe antes. Tanto los coeficientes de luminiscencia con base en cuadro como los de crominancia son ejemplificativos y se pueden camb ar para lograr una fase deseada u otros efectos. Para las modalidades anteriores, el filtro/diezmador 30 está ubicado sobre la memoria 24 del cuadro como se muestra en la Figura 1. Tradicionalmente, el filtrado y la decimación ocurren antes de la memoria debido a que se reducen los requerimientos de capacidad de memoria y de la anchura de banda de la memoria. Sin embargo, es posible colocar el elemento 30 después de la memoria 24. Para un sistema MPEG2 compatible, el colocar el elemento 30 sobre la memoria reduce la anchura de banda de la memoria, pero debido a que los cuadros I y P se deben almacenar para la reconstrucción, la capacidad de la memoria solamente se reduce un poco. La anchura de banda de la memoria se reduce debido a que solamente se lee una imagen diezmada PIP, POP o PIG desde la memoria durante el intervalo crítico de despliegue. Al colocar el elemento 30 después de la memoria 24 requiere que la imagen con resolución completa sea leída durante el intervalo de despliegue. El filtrado/decimación vertical y horizontal son procesos mutuamente independientes y se pueden separar, por ejemplo, uno antes y otro después de la memoria 24, en forma arbitraria. Los sistemas conocidos típicamente tienen el filtrado/decimación horizontal antes del filtrado/decimación vertical. Por ciertas razones mencionadas antes, el filtrado/decimación vertical generalmente residirá antes de la memoria 30. Las capacidades de filtrado/decimación horizontal pueden existir en el procesador 26 de despliegue en la forma de un convertidor de velocidad muestra. Mientras que el filtrado/decimación vertical ocurre más efectivamente antes del almacenamiento del cuadro en la memoria, también un conveJidor de velocidad de muestra vertical capaz de realizar una decimación de expansión y una limitada puede ser efectivo y eficiente en el procesador de despliegue. La circuitería de las Figuras 2 y 7 se puede reemplazar por un microprocesador o un lógico programable, el cual desempeña el filtrado y la decimación bajo el control de un programa. Un microprocesador puede tomar cierto tiempo para procesar la corriente de datos, pero generalmente es más económico de instalar. El instalar equipo físico para procesar la corriente de datos es más rápido, pero generalmente más caro. Sin embargo, conforme la tecnología de punta avanza la instalación de la circuitería descrita antes puede ser más rápida a través de un mícroprocesador. Todas estas instalaciones están dentro del alcance de la invención. La Figura 8 es un diagrama de flujo del método procesador de datos que incluye una red 30 de decimación. En el paso 80, una corriente de datos de datos representativos de una imagen codificada se introduce dentro un decodificador para su procesamiento. La corriente de datos puede ser por ejemplo, datos compatibles con MPEG-2 que fueron recibidos por un sintonizador a través de una radiodifusión terrestre. La corriente de datos se decodifica en el paso 82, y la corriente de datos decodificada está en la forma de bloques de pixeles. En el paso 84, la corriente de datos es diezmada en forma vertical. El proceso de decimación opera en un bloque único de pixel a un tiempo. El bloque de pixel puede otra vez ser, por ejemplo, un bloque de pixel compatible con MPEG2. El bloque de pixel es diezmado, primero al filtrar por solape los valores de pixeles de línea de entrada vertical a ser diezmada primero en un valor único de pixel. Después, los valores filtrados de pixel se pesan, y finalmente los valores pesados de pixel se suman en un valor único de pixel. Cada valor de pixel de salida diezmado es una combinación del pixel de entrada seleccionado desde su bloque independiente de pixel de entrada. Un factor eficiente de decimación es 8 pixeles de entrada a 3 pixeles de salida cuando los bloques de pixel son compatibles con MPEG con los macrobloques, debido a que un macrobloque es generalmente 16 por 16 pixeles para los datos de luminiscencia. Sin embargo, otras velocidades de decimación se pueden usar, como se describe antes, o como es sugerido por los datos de entrada. El paso 86 completa la decimación del bloque de pixel al diezmar el bloque en forma horizontal para proporcionar un bloque de pixel de resolución reducida, la cual se puede combinar con otros bloques de pixel de resolución reducida, formateados como se conoce y desplegados como una imagen en primer plano en un despliegue PIP, POP o PIG.
t^.,^..»...