KR0156131B1 - 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치 - Google Patents

에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치

Info

Publication number
KR0156131B1
KR0156131B1 KR1019940035566A KR19940035566A KR0156131B1 KR 0156131 B1 KR0156131 B1 KR 0156131B1 KR 1019940035566 A KR1019940035566 A KR 1019940035566A KR 19940035566 A KR19940035566 A KR 19940035566A KR 0156131 B1 KR0156131 B1 KR 0156131B1
Authority
KR
South Korea
Prior art keywords
output
multiplier
image signal
adder
multiplexer
Prior art date
Application number
KR1019940035566A
Other languages
English (en)
Other versions
KR960028422A (ko
Inventor
이동호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019940035566A priority Critical patent/KR0156131B1/ko
Publication of KR960028422A publication Critical patent/KR960028422A/ko
Application granted granted Critical
Publication of KR0156131B1 publication Critical patent/KR0156131B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 에이치디티브이(HDTV)를 시청할 수 있도록 하기 위해 HDTV 신호를 디코딩하여 액티브 영역이 720화소 x 480라인이고 프레임율이 30Hz이고 비월주사 방식인 영상신호로 변환하여 출력하는 엔티에스씨(NTSC)수신장치에 관한 것이다.
본 발명은 전송된 비트 스티림을 디코딩하여 수평 및 수직으로 각각 1/2 데시메이션된 영상신호를 출력하는 비디오 디코더(100), 상기 비디오 디코더(100)로부터 출력되는 영상신호의 프레임율을 30Hz로 변환하는 프레임율 변환부(200), 상기 프레임율 변환부(200)로부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 480라인으로 변환하는 수직 보간부(300), 및 상기 수직보간부(300)로부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 720화소로 변환하는 수평 보간부(400)로 구성된다.

Description

에이치디티브이 신호 수신 가능의 엔티에스씨 수신장치
제1도는 일반적인 GA 영상 포맷을 나타낸 도면.
제2도는 종래의 비디오 디코더의 구성도.
제3도는 본 발명에 의한 NTSC 수신장치의 구성도.
제4도는 제3도의 비디오 디코더의 세부 구성도.
제5도는 DCT를 이용한 일반적인 영상의 데시메이션 방법을 나타낸 도면.
제6도는 제4도의 조날 필터의 동작 상태도.
제7도는 조날 필터와 저역 필터와 조합된 상태를 나타낸 도면.
제8도는 움직임 벡터를 이용한 1/4 펠 리졸루션 수준의 보간 방법을 나타낸 도면.
제9도는 디스플레이 모드를 나타낸 도면.
제10도는 제3도의 프레임율 변환부의 세부 구성도.
제11도는 제10도의 각 부분의 신호 파형도.
제12도는 제3도의 수직 보간부의 세부 구성도.
제13도는 제12도의 각 부분의 신호 파형도.
제14도는 제12도의 가중 평균 계산부의 다른 실시예를 나타낸 구성도.
제15도는 제3도의 수평 부간부의 세부 구성도.
제16도는 제15도의 4:3 수평 변환부의 세부 구성도.
제17도는 제16도의 각 부분의 신호 파형도.
제18도는 제16도의 가중 평균 계산부의 다를 실시예를 나타낸 구성도.
제19도는 제18도의 각 부분의 신호 파형도.
제20도는 제15도의 2:3 수평 변환부의 세부 구성도.
제21도는 제20도의 각 부분의 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : 비디오 디코더 200 : 프레임율 변환부
300 : 수직 보간부 400 : 수평 보간부
101 : VLD 및 디멀티플렉서 102 : 조날 필터
103 : 역양자화부 104 : IDCT부
105 : 가산부 106, 108 : 프레임 버터
107 : 슬라이스 버퍼 109 : 움직임 보상부
201, 202, 306, 307 : FIFO 메모리 203, 204, 308, 309 : 멀티플렉서
301 : 라인 버퍼 310 : 가중 평균 계산부
본 발명은 에이치디티브이(HDTV)를 시청할 수 있도록 하기 위해 HDTV 신호를 디코딩하여 액티브 영역이 720화소 x 480라인이고 프레임율이 30Hz이고 비월주사 방식인 영상신호로 변환하여 출력하는 엔티에스씨(NTSC)수신장치에 관한 것이다.
미국의 HDTV 규격인 GA HDTV 시스팀의 영상 압축 기법과 다중화 기법은 MPEG-2 규격을 그대로 따르고 있다. 그리고 방송할 비디오 포맷도 하나로 국한시키지 않고 제1도에 도시한 바와 같이 1920 x 1080의 화소로 24Hz의 순차주사방식, 30Hz의 순차주사 방식, 60Hz로 비월주사방식, 1280 x 720의 화소로 24Hz, 30Hz, 및 60Hz의 순차주사 방식의 비디오 포맷으로 다양하다.
그러나 방송국에서 이러한 영상 포맷중 어떠한 것을 압축하여 전송한다 하더라도 수상기에서는 이를 수신하여 모니터에 나타낼 수 있어야 한다. 이때 프레임율이 24나 30Hz인 것은 영화 필름 모드를 고려한 것으로 이들을 그 자체로 압축하여 전송하는 것이 화질면에서 효율적이고 수상기에서는 이를 수신하여 수상기에 맞춰 프레임율을 변환하여 모니터에 나타낼 수 있다.
또한 HDTV 방송이 성공을 거두기 위해서는 기존 방송인 NTSC와 호환성을 갖게 하는 것이 매우 중요하다. 즉 가능한 저가의 수신장치와 함께 NTSC 수상기를 통해 HDTV 방송을 시청할 수 있어야 하고 반대로 HDTV 수상기에서 NTSC 방송을 시청할 수 있어야 한다. 그런데 HDTV 수상기는 상대적으로 고가이므로 후자의 경우는 문제시되지 않고, 전자의 경우에는 수신장치의 가격이 NTSC 수상기의 가격에 비해 저렴해야만 상품성이 있다.
이러한 HDTV 수신장치를 정식으로 구현할 경우 튜너를 포함하여 비디오 오디오 디코더와 광대한 양의 메모리가 필요하게 된다. 그중에서도 비디오 디코더와 포맷 변환부에 필요한 논리회로와 메모리의 가격이 많은 비중을 차지할 것으로 본다.
제2도는 일반적인 HDTV 영상 디코더의 구성도이다.
일반적인 HDTV의 영상 디코더는 제2도에 도시한 바와 같이 입력된 HDTV 비트 스트림을 가변 길이 디코딩하고 분리하는 VLD(Variable Length Decoder) 및 디멀티플렉서(1)와, VLD 및 디멀티플렉서(1)로부터 출력되는 계수를 양자화값에 따라 역양자화하는 역양자화부(2)와, 역양자화부(2)로부터 출력되는 역양자화된 계수를 역이산 코사인 변환하여 영상 신호로 복원하는 IDCT부(3)와, IDCT부(3)로부터 출력되는 영상신호를 가산하는 가산부(4)와, 가산부(4)로부터 출력되는 영상신호를 프레임 단위로 변환하는 3M바이트의 프레임 메모리(5)와, 프레임 메모리(5)로부터 출력되는 영상신호를 라인 단위로 출력하는 슬라이스 버퍼(6)와, 가산부(4)로부터 출력되는 영상신호를 프레임 단위로 변환하여 저장하는 6M바이트의 프레임 메모리(7)와, VLD 및 디멀티플렉서(1)로부터 출력되는 움직임 정보에 따라 프레임 메모리(7)로부터 출력되는 영상신호를 움직임 보상하여 가산부(4)로 출력하는 움직임 보상부(8)로 구성된다.
이와 같이 구성되어 슬라이스 버퍼(6)로부터 출력되는 영상은 제1도에 도시한 바와 같은 다양한 영상 포맷으로 나타날 수 있다. 따라서 모니터의 포맷에 맞게 변환해주는 변환부가 필요하게 된다.
현재의 반도체 기술을 이용하여 제2도의 HDTV 비디오 디코더를 구현하는 경우 병렬로 구현해야만 하고 그런 경우 몇개의 칩으로 구성이 되고 상당한 메모리를 필요로 하게 된다. 적어도 4내지 5프레임 메모리 이상이 필요할 것으로 보는데, 이때 프레임 메모리(5)를 이루게 되는 한 프레임 메모리의 크기는 약 2M 바이트 이상이 되게 되므로 방송 초기에 이러한 비디오 디코더의 가격이 상당한 비중을 차지할 것이다.
따라서 NTSC 수상기용 HDTV 수신장치는 이러한 HDTV 비디오 디코더를 통해 출력하는 HDTV 영상을 다시 NTSC 영상으로 변환하게끔 구현한다면 수신장치의 가격은 매우 고가일 것으로 상품으로서 가치가 없다. 본 발명은 이러한 문제점을 해결하기 위한 것으로, 비디오 디코더를 HDTV 비트 스트림을 받아 HDTV 영상보다 해상도가 1/4 정도되는 비디오를 출력하도록 구현하므로서 필요한 논리회로의 양과 메모리의 크기를 대폭 줄이기 위한 HDTV신호를 수신 가능한 NTSC 수신장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 방송국으로부터 전송된 비트스트림을 가변길이 디코딩하고 분리하는 VLD(Variable Length Decoder) 및 디멀티플렉서부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 양자화값과 계수값을 포함하는 매크로블럭의 영역보다 적은 영역에 대해서 양자화값 및 계수를 선택하는 데시메에션부와, 상기 데시메에션부로부터 선택된 양자화값에 따라 역양자화를 실행하는 역양자화부와, 상기 역양자화부로부터 출력되는 출력값에 따라 역이산코사인 변환하는 IDCT부와, 상기 IDCT부로부터 출력되는 영상신호를 가산하는 가산부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 움직임 정보에 따라 움직임보상을 실행하여 상기 가산부로 출력하는 움직임보상부를 가지는 디코더와, 상기 디코더에서 출력되는 영상신호에 대해 디스플레이 하고자 하는 포맷으로 변환하는 포맷변환부를 구비하여 구성됨을 특징으로 한다.
전송된 비트 스티림을 디코딩하여 수평 및 수직으로 각각 1/2 데시메이션된 영상신호를 출력하는 비디오 디코더, 상기 비디오 디코더로부터 출력되는 영상신호의 프레임율을 30Hz로 변환하는 프레임율 변환부, 상기 프레임율 변환부로부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 480라인으로 변환하는 수직 보간부, 및 상기 수직보간부로부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 720화소로 변환하는 수평 보간부로 구성되는 것을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
본 발명에 의한 NTSC 수신장치는 제3도에 도시한 바와 같이 비디오 디코더(100), 프레임율 변환부(200), 수직 보간부(300), 및 수평 보간부(400)로 구성된다.
비디오 디코더(100)는 전송된 비트 스트림을 디코딩하여 수평 및 수직으로 각각 1/2 데시메이션된 영상신호를 출력하고, 프레임율 변환부(200)는 비디오 디코더(100)로부터 출력되는 영상신호의 프레임율을 30Hz로 변환한다.
수직 보간부(300)는 프레임율 변환부(200)로부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 480라인으로 변환하고, 수평 보간부(400)는 수직보간부(300)로부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 720화소로 변환한다.
이와 같이 구성되는 NTSC 수신장치의 동작을 설명한다. 전송된 HDTV 비트 스트림은 제1도에 도시한 영상 포맷에 의한 것으로, 비디오 디코더(100)에서 디코딩되어 수평 및 수직으로 각각 1/2로 데시메이션된 영상신호, 즉 1/4의 크기로 데시메이션된 영상신호로 출력된다.
비디오 디코더(100)로부터 출력되는 영상신호는 640 x 360 또는 960 x 540으로 24Hz, 30Hz, 60Hz인 포맷으로 이루어진다. 비디오 디코더(100)로부터 출력되는 영상신호는 프레임율 변환부(200)에서 30Hz의 프레임율을 갖는 영상신호로 프레임율이 변환되어 수직보간부(300)로 출력된다.
프레임율 변환부(200)로부터 출력되는 640 x 360 또는 960 x 480로 프레임율이 30Hz인 영상신호는 수직보간부(300)에서 수직방향으로 라인수가 보간되어 수직방향으로 480라인인 영상신호로 변환되어 출력된다. 즉, 수직보간부(300)로부터 출력되는 영상신호는 640 x 480 또는 960 x 480로 프레임율이 30Hz인 영상신호이다.
수직보간부(300)로부터 출력되는 영상신호는 수평보간부(400)에서 수평방향으로 라인당 화소수가 보간되어 수평방향으로 720화소인 영상신호로 변환되어 출력된다.
즉, 수평보간부(400)로부터 출력되는 영상신호는 720 x 480로 프레임율이 30Hz이고 비월주사방식으로 이루어지는 영상신호이다.
이와 같이 수평 보간부(400)로부터 출력되는 신호는 NTSC 수상기에 나타내기 위해서는 NTSC 인코더를 통해 복합 영상신호로 쉽게 변환할 수 있다.
제2도의 비디오 디코더(100)는 제4도에 도시한 바와 같이 전송된 비트 스트림을 가변 길이 디코딩하고 분리하는 VLD(Variable Length Decoder) 및 디멀티플렉서(101), VLD 및 디멀티플렉서(101)로부터 출력되는 양자화 값과 계수 중에서 매크로블럭 크기의 1/4에 해당하는 영역의 양자화값 및 계수를 선택하는 조날필터(Zonal Filter)(102), 조날 필터(102)로부터 출력되는 계수를 양자화값에 따라 역양자화하는 역양자화부(103), 역양자화부(103)로부터 출력되는 양자화된 계수를 역이산 코사인 변환하여 영상신호로 복원하는 IDCT부(104), IDCT부(104)로부터 출력되는 영상신호를 가산하는 가산부(105), 가산부(105)로부터 출력되는 영상신호를 프레임 단위로 변환하는 프레임 메모리(106), 프레임 메모리(106)로부터 출력되는 영상신호를 라인 단위로 프레임율 변환부(200)로 출력하는 슬라이스 버퍼(107), 가산부(105)로부터 출력되는 영상신호를 프레임 단위로 변환하여 저장하는 프레임 메모리(108), 및 VLD 및 디멀티플렉서(101)로부터 출력되는 움직임 정보에 따라 프레임 메모리(108)로부터 출력되는 영상신호를 움직임 보상하여 가산부(105)로 출력하는 움직임 보상부(109)로 구성된다. 또한 IDCT부(104)는 역양자화부(103)로부터 출력되는 역양자화된 계수를 4 x 4 화소 단위로 역이산 코사인 변환하여 영상신호로 복원한다.
이와 같이 구성되는 비디오 디코더(100)의 동작을 제5도, 제6도, 제7도, 및 제8도를 참조하여 상세히 설명한다.
전송된 HDTV 비트 스트림은 VLD 및 디멀티플렉서(101)에서 VLD 처리되어 움직임 정보는 움직임 보상부(109)로 출력되고, 양자화값 및 계수는 조날 필터(102)에서 필터링되어 VLD 및 디멀티플렉서(101)로부터 출력되는 양자화값과 계수 중에서 4 x 4 화소의 크기에 해당하는 영역의 양자화값 및 계수가 선택된다. 따라서, 조날 필터(102)는 4 x 4 화소의 크기에 해당하는 매크로 블럭 버퍼로 구성된다.
조날 필터(102)의 동작을 제5도 및 제6도를 참조하여 설명한다.
예를 들어 N x N 영상을 N x N으로 DCT부(9)에서 DCT 한다음 이를 조날 필터(10)를 통해 N 보다 작은 영역만을 선택하고 나머지는 버리고 이렇게 선택된 영역의 크기에 맞게 2-D IDCT부(11)에서 2-D IDCT 처리를 수행하면 선택된 영역의 크기인 n x n 크기의 데시메이션된 영상을 출력하게 되는 것이다.
본 발명에서는 이러한 기법을 비디오 디코더(100)에 적용하여 데시메이션된 영상을 출력하게 되는 것이다.
NTSC 영상의 해상도는 HDTV 영상의 해상도의 1/4이기 때문에 조날 필터(102)에서 수평과 수직으로 각 1/2씩 데시메이션된 영상을 출력하게끔 설계하였다.
즉, 조날 필터(102)는 제6도에 도시한 바와 같이 VLD 및 디멀티플렉서(100)로부터 출력되는 계수중에서 4 x 4 영역의 계수만을 선택하여 역양자화부(103)로 출력하게 되고 이에 따라 역양자화부(103)의 구현속도는 1/4로 줄어들게 되고 IDCT단위도 4 x 4로 바뀌게 된다.
조날 필터(102)로부터 출력되는 계수는 역양자화부(103)에서 양자화값에 따라 역양자화되고, 역양자화부(103)로부터 출력되는 역양자화된 계수는 역이산 코사인 변환되어 영상신호로 복원된다.
이때 4 x 4단위로 IDCT 단위가 변하게 되므로 IDCT부(104)의 함수(function)은 다음과 같이 바뀌어야 한다.
따라서 4 x 4 IDCT부(104)의 구현시 필요한 연산의 양은 거의 1/16으로 줄게된다.
움직임 보상부(109)와 프레임 메모리(106)에 필요한 프레임 메모리 용량도 역시 1/4로 줄어들게 된다. 따라서 이러한 비디오 디코더의 구현시 전체적으로 필요한 하드웨어의 양은 약 1/4미만으로 줄어들게 된다.
제7도는 이러한 비디오 디코더의 조날 필터(102)와 역양자화부(103)에 해당하는 블럭을 다르게 구현하는 경우를 나타낸다. 즉, 제7도에 도시한 바와 같이 제4도의 비디오 디코더(100)에 저역 통과 필터링된 신호를 8 x 8 화소 단위로 이산 코사인 변환하는 DCT부(110), DCT부(110)로부터 출력되는 신호 중에서 4 x 4 화소의 크기에 해당하는 신호를 선택하는 조날 필터(Zonal Filter)(111), 및 역양자화부(103)와 조날 필터(111)로부터 출력되는 신호를 곱하여 IDCT부(104)로 출력하는 곱셈부(112)를 더 포함하여 구성한다.
VLD 및 디멀티플렉서(101)로부터 출력되는 계수는 조날 필터(102)에서 4 x 4 영역만을 선택하여 역양자화를 수행하고, 이를 바로 4 x 4 IDCT부(104)에서 IDCT를 수행하지 않는다. 저역통과 필터로부터 출력되는 h를 역시 8 x 8 DCT부(110)에서 DCT를 수행하고 이를 역시 다른 조날 필터(111)에서 4 x 4 영역만을 선택하여 이를 역양자화부(103)로부터 출력되는 신호와 곱셈부(112)에서 곱한 다음 4 x 4 IDCT부(104)에 입력하게 된다. 이는 DCT가 정확한 주파수 특성을 나타내질 못하므로 얼라이어징(Aliasing)이 생길 수 있으므로 이를 보상해주기 위한 것이다. 그렇게 함으로써 공간 영역에서 프레임 메모리에 저장된 참고 영상과 전송된 신호로부터 복원된 신호와의 상관성을 높여줄 수 있기 때문에 시간축으로 파급되는 에러의 양을 어느 정도 줄일 수 있을 것이다.
IDCT부(104)로부터 출력되는 영상신호는 움직임 보상부(109)에서 움직임 보상되어 출력되는 영상신호와 가산부(105)에서 가산되고, 가산부(105)로부터 출력되는 영상신호는 프레임 메모리(106)에서 프레임 단위로 변환된후 슬라이스 버퍼(107)를 통해 라인 단위로 프레임 변환부(200)로 출력된다. 이때 가산부(105)로부터 출력되는 영상신호는 프레임 메모리(108)에서 움직임 보상을 위해 프레임 단위로 저장되고 움직임 보상부(109)로 출력된다.
MPEG-2의 비디오 압축규격에서 움직임 보상은 하프 펠(Half-Pel) 리졸루션(Resolution)수준을 적용하여 보간하여 상관성을 높이게끔 하였다.
본 발명에서와 같이 조날 필터에서 8 x 8블럭중 4 x 4영역만을 선택하여 이에 맞춰 수평 수직으로 각각 1/2로 데시메이션된 영상을 출력하는 디코더를 구현할 경우에는 전송된 하프 펠 리졸루션의 움직임 정보로부터 수평 수직으로 각각 1/4 리졸루션(Quarter Pel Resolution)으로 보간을 통해 움직임 보상을 적용하여 움직임 보상시 발생하는 에러를 상당히 줄일 수 있으며 이는 모의 실험을 통해 입증되었다.
제8도에서는 이러한 움직임 보상을 위한 보간 기법의 예를 들었다.
즉, 전송된 수평 수직의 6비트의 움직임 정보(33) 중에서 각각 하위 2비트는 1/4 펠 리졸루션으로까지 보간할 수 있는 정보를 담고 있고 이를 이용하여 보간하는 구체적인 방법은 제8도의 식(34)과 표에 나타내었다.
이와 같이 디코딩되어 비디오 디코더(100)로부터 출력되는 영상은 화면의 비율이 16:9이므로 NTSC 포맷의 화면의 비율인 4:3으로 변환해야 한다.
제10도에서는 16:9비율의 영상신호를 4:3 비율의 영상신호로 변환하는 방법을 3가지로 나타내고 있다.
모드Ⅰ은 화면의 비가 16:9인 와이드 스크린 TV를 위한 것이고, 실제 NTSC 수상기를 위한 기법은 모드Ⅱ,Ⅲ,Ⅳ이다.
모드Ⅱ는 16:9의 비디오 출력 영상으로부터 양 측면을 잘라내어 4:3의 비율로 변환하여 출력하는 방법으로, 실제 전송된 영상중 화면에 보이지 않는 부분이 생기는 단점이 있다. 모드Ⅲ은 16:9 영상을 그대로 축소해서 4:3 모니터에 나타내는 방법으로, 이때는 가리는 부분의 영상은 없게 되지만 최종적으로 영상의 해상도가 떨어지는 단점이 있다.
모드Ⅳ는 16:9 영상을 수평으로 화면을 압축하여 4:3 비율로 변환하여 나타내는 방법인데, 화면안의 내용의 형체가 수평으로 압축되어 수직으로 늘어나게 보이는 단점이 있다.
프레임율 변환부(200)는 제10도에 도시한 바와 같이 비디오 디코더(100)로부터 출력되는 24Hz 또는 60Hz의 프레임율을 갖는 영상신호를 한 프레임씩 건너뛰며 쓰고 읽는 FIFO(First In First Out) 메모리(201), 비디오 디코더(100)로부터 출력되는 24Hz의 프레임율을 갖는 영상신호를 프레임 단위로 저장하는 프레임 메모리(202), FIFO 메모리(201)와 프레임 메모리(202)로부터 출력되는 영상신호를 멀티플렉싱하는 멀티플렉서(203), 및 비디오 디코더(100)로부터 출력되는 30Hz의 프레임율을 갖는 영상신호와 멀티플렉서(203)로부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(204)로 구성된다.
이와 같이 구성되는 프레임율 변환부(200)의 동작을 제11도를 참조하여 설명한다.
비디오 디코더(100)로부터 출력되는 영상신호가 프레임율이 30Hz인 경우에는 멀티플렉서(204)에서 선택되어 수직 보간부(300)로 출력된다.
또한 비디오 디코더(100)로부터 출력되는 영상신호가 프레임율이 60Hz인 경우에는 60Hz입력의 FIFO 쓰기 제어신호인 (a)와 같은 쓰기 제어신호에 따라 FIFO메모리(201)에서 한 프레임씩 건너뛰면서 쓰여져서 읽혀지므로써 30Hz로 변환되어 멀티플렉서(203)와 멀티플렉서(204)를 통해 선택되어 수직 보간부(300)로 출력된다.
또한 비디오 디코더(100)로부터 출력되는 영상신호가 프레임율이 24Hz인 경우에는 FIFO 메모리(201)과 프레임 메모리(202)에 동시에 입력된다.
FIFO 메모리(201)에서는 24Hz 입력의 FIFO 읽기 제어신호인 (c)에 도시한 바와 같이 4프레임의 입력단위로 입력되는 4개의 프레임을 30Hz의 속도로 읽고 프레임 메모리(202)에서는 24Hz 입력의 프레임 메모리 쓰기 제어신호인 (d)에 도시한 바와 같이 4번째 입력 프레임을 쓴후 24Hz 입력의 프레임 메모리 읽기 제어신호인 (e)에 도시한 바와 같이 30Hz의 속도로 읽어 출력한다.
결국 입력되는 1부터 4번째 프레임은 FIFO 메모리(201)에서 30Hz의 속도로 출력되고, 마지막 5번째 출력 프레임은 프레임 메모리(202)에서 4번째 프레임을 한번 더 반복하여 30Hz의 속도로 출력하므로써 24Hz의 영상신호를 30Hz의 영상신호로 출력하게 된다.
여기서 (b)는 24Hz의 입력 동기신호이다.
수직 보간부(300)는 제12도에 도시한 바와 같이 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호의 가중 평균을 계산하는 가중 평균 계산부(310), 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호를 라인 단위로 저장하는 FIFO 메모리(306), 가중 평균 계산부(310)로부터 출력되는 영상신호를 라인 단위로 저장하는 FIFO 메모리(307), FIFO 메모리(306,307)로부터 출력되는 영상신호를 멀티플렉싱하는 멀티 플렉서(308), 및 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호와 멀티플렉서(308)로부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(309)로 구성된다.
여기서, 가중 평균 계산부(310)의 일실시예는 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(301), 가중치에 해당하는 계수(K1,K2)를 발생하는 계수 발생부(305), 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호에 계수 발생부(305)로부터 출력되는 계수(K1)를 곱하는 곱셈기(302), 라인 버퍼(401)로부터 출력되는 영상신호에 계수 발생부(305)로부터 출력되는 계수(K2)를 곱하는 곱셈기(303), 및 곱셈기(302,303)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 FIFO 메모리(307)로 출력하는 가산기(304)로 구성된다.
이와 같이 구성된 수직 보간부(300)의 동작을 제13도를 참조하여 상세히 설명한다.
프레임율 변환부(200)로부터 출력되는 영상신호가 프레임당 480라인인 경우에는 멀티플렉서(309)에서 선택되어 수평보간부(400)로 출력된다.
또한 프레임율 변환부(200)로부터 출력되는 영상신호가 프레임당 360라인인 경우에는 이를 480라인으로 변환해야 한다. 여기서 제안한 방법은 빌리니어 인터폴레이션(Bilinear Interpolation)방법으로 양 라인간의 가중 평균을 이용하는 방법이다.
먼저, 계수 발생부(305)에서 가중치에 해당하는 계수(K1,K2)를 발생하여 각 곱셈기(302,303)로 출력한다. 여기서 발생되는 계수(K1,K2)는 0.25, 0.5, 및 0.75로 발생된 계수(K1,K2)의 합은 항상 '1'이 되어야 한다.
프레임율 변환부(200)로부터 출력되는 영상신호는 곱셈기(302)에서 계수(K1)와 곱해지고, 프레임율 변환부(200)로부터 라인 버퍼(301)를 통해 지연되어 출력되는 영상신호는 곱셈기(303)에서 계수(K2)와 곱해진후 가산기(304)에서 가산되어 라인간 가중 평균이 되고, FIFO 메모리(307)에 저장된다.
이때 프레임율 변환부(200)로부터 출력되는 360라인의 영상신호는 FIFO 쓰기 제어신호인 (b)에 도시한 바와 같이 FIFO 메모리(306)에서 3라인 단위로 나누어 첫번째 라인이 쓰여진후, 480라인 출력 동기신호인 (b)의 480라인 포맷의 속도로 FIFO 메모리 읽기 제어신호인 (d)에 도시한 바와 같이 읽혀져 멀티플렉서(308)로 출력된다. 멀티플렉서(308)는 FIFO 읽기 제어신호 및 선택신호인 (e)에 따라 FIFO 메모리(306,307)로부터 출력되는 신호를 섞어서 출력하게 된다.
즉, 멀티플렉서(308)는 FIFO 메모리(306)로부터 출력되는 한 라인의 영상신호를 선택하여 출력한후, FIFO 메모리(307)로부터 출력되는 3라인의 영상신호를 선택하여 출력하는 것을 반복하고, 멀티플렉서(309)는 멀티플렉서(308)로부터 출력되는 영상신호를 선택하여 출력하게 된다.
여기서 (a)는 360라인 입력 동기신호이다.
가중평균 계산부(310)의 다른 실시예는 제14도에 도시한 바와 같이 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(311), 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호에 0.25를 곱하는 1/4곱셈기(312), 프레임율 변환부(200)로부터 출력되는 360라인을 갖는 영상신호에 0.5를 곱하는 1/2곱셈기(313), l/4곱셈기(312)와 1/2곱셈기(313)로부터 출력되는 신호를 가산하는 가산기(314), 가산기(314), 1/2곱셈기(313), 및 1/4곱셈기(312)로부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(315), 라인버퍼(311)로부터 출력되는 영상신호에 0.25를 곱하는 1/4곱셈기(316), 라인버퍼(311)로부터 출력되는 영상신호에 0.5를 곱하는 1/2곱셈기(317), 1/4곱셈기(316)와 1/2곱셈기(317)로부터 출력되는 신호를 가산하는 제2가산기(318), 1/4곱셈기(316), 1/2곱셈기(317), 및 가산기(318)로부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(319), 및 멀티플렉서(315,319)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 FIFO 메모리(307)로 출력하는 가산기(320)로 구성된다.
여기서, 멀티플렉서(315)는 가산기(314), 1/2곱셈기(313), 및 1/4곱셈기(312)의 순서로 선택하여 출력하고, 멀티플렉서(319)는 1/4곱셈기(316), 1/2곱셈기(317), 및 가산기(318)의 순서로 선택하여 출력한다.
제14도의 가중 평균 계산부(310)는 계수 발생부(305)와 곱셈기 대신에 가산기와 곱셈기 및 멀티플렉서를 이용한 경우를 나타낸 것으로, 2의 지수로 나누는 연산은 특별한 하드웨어가 필요없기 때문이다.
멀티플렉서(315,319)에서 입력(1)을 선택하는 경우, 가산기(314)의 출력과 1/4곱셈기(316)의 출력이 선택된다. 즉 지연되지 않은 라인에는 0.75를 곱하고 라인 버퍼(311)에서 지연된 라인에는 0.25를 곱한 출력을 더한 라인을 가산기(320)에서 출력하게 된다.
또한 멀티플렉서(315,319)에서 입력(2)을 선택하는 경우 1/2곱셈기(313))의 출력과 1/2가산기(317)의 출력이 선택된다. 즉 지연되지 않은 라인에는 0.5를 곱하고 라인 버퍼(311)에서 지연된 라인에는 0.5를 곱한 출력을 더한 라인을 가산기(320)에서 출력하게 된다.
또한, 멀티플렉서(315,319)에서 입력(3)을 선택하는 경우 1/4곱셈기(312))의 출력과 가산기(318)의 출력이 선택된다. 즉 지연되지 않은 라인에는 0.25를 곱하고 라인 버퍼(311)에서 지연된 라인에는 0.75를 곱한 출력을 더한 라인을 가산기(320)에서 출력하게 된다.
프레임율 변환부(200)로부터 출력되는 라인과 가중평균 계산부(310)의 가산기(320)로부터 출력되는 라인은 제12도와 동일하게 FIFO 메모리(306,307)에 저장되었다가 멀티플렉서(308,309)에서 선택되어 수평 보간부(400)로 출력된다.
수평 보간부(400)는 제15도에 도시한 바와 같이 수직 보간부(300)로부터 출력되는 라인당 화소수가 960화소인 영상신호를 수평 방향으로 4:3비율로 변환하는 4:3 수평 변환부(402), 수직 보간부(300)로부터 출력되는 라인당 화소수가 640화소인 영상신호와 4:3 수평 변환부(402)로부터 출력되는 영상신호 중에서 하나를 선택하는 멀티플렉서(403), 수직 보간부(300)로부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 버퍼(401), 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호를 수평 방향으로 2:3비율로 변환하는 2:3 수평 변환부(404), 라인 버퍼(401)로부터 출력되는 라인당 화소수가 720화소인 영상신호와 2:3 수평 변환부(404)로부터 출력되는 영상신호 중에서 하나를 선택하는 멀티플렉서(405), 멀티플렉서(403,405)로부터 출력되는 영상신호 중에서 사용자의 선택에 따라 하나를 선택하여 출력하는 멀티플렉서(406), 및 멀티플렉서(406)로부터 출력되는 프레임 단위의 영상신호를 필드 단위로 분리하여 비월주사 방식의 영상신호를 출력하는 프레임 버퍼(407)로 구성된다.
이와 같이 구성되는 수평 보간부(400)의 동작을 설명한다.
수평보간부(400)에서는 각 NTSC모드에 맞춰 액티브 영역이 480 x 720인 영상을 출력하게 된다.
먼저, 모드Ⅰ, 모드Ⅲ, 모드Ⅳ를 위한 변환을 수행하는 경우 라인당 화소수가 960인 영상은 4:3 수평 변환부(402)를 거쳐 라인당 960화소를 720으로 변환되고, 라인당 640화소인 영상은 멀티플렉서(403)을 통해 선택된다. 사용자가 모드Ⅰ, 모드Ⅱ, 모드Ⅲ를 선택했을 경우에는, 멀티플렉서(406)를 통해 멀티플렉서(403)의 출력을 선택하게 되고, 사용자가 모드Ⅱ를 선택했을 경우에는 프레임 버퍼(407)에서 읽기/쓰기를 조절하여 그에 맞게 쉽게 변환할 수 있다.
프레임 버퍼(407)에서는 공통적으로 비월주사방식으로 즉, 프레임을 필드로 분리해주는 역할을 수행하게 된다.
모드Ⅱ의 포맷을 출력하기 위해서는 먼저, 라인 버퍼(401)를 통해 라인중 양끝을 화면의 비가 4:3이 되도록 버리게 되고, 이때 라인 버퍼(401)의 출력이 720 x 480 라인인 경우에는 곧바로 멀티플렉서(405)를 통해 선택되고, 480 x 480인 경우에는 2:3 수평 변환부(404)를 거쳐 720 x 480 포맷으로 변환되어 역시 멀티플렉서(405)를 통해 선택된다.
사용자가 모드Ⅱ를 선택했다면 멀티플렉서(406)에서는 멀티플렉서(405)의 출력을 선택하게 되고, 프레임 버퍼(407)에서는 프레임을 필드로 분리하여 최종 비월주사식 영상을 출력하게 된다.
4:3 수평 변환부(402)는 제16도에 도시한 바와 같이 수직 보간부(300)로부터 출력되는 라인당 화소수가 960화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(417), 가중평균 계산부(417)로부터 출력되는 영상 신호를 1:4로 디멀티플렉싱하는 1:4 디멀티플렉서(415), 및 1:4 디멀티플렉서(415)로부터 출력되는 영상신호를 3:1로 멀티플렉싱하는 3:1 멀티플렉서 (416)로 구성된다.
여기서 가중 평균 계산부(417)의 일실시예는 수직 보간부(300)로부터 출력되는 라인당 화소수가 960화소인 영상신호를 래치하는 래치(410), 가중치에 해당하는 계수(K3,K4)를 발생하는 계수 발생부(412), 수직 보간부(300)로부터 출력되는 라인당 화소수가 960화소인 영상신호에 계수 발생부(412)로부터 출력되는 계수(K3)를 곱하는 곱셈기(411), 래치(410)로부터 출력되는 영상신호에 계수 발생부(412)로부터 출력되는 계수(K4)를 곱하는 곱셈기(413), 및 곱셈기(411,413)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 1:4 디멀티플렉서(415)로 출력하는 가산기(414)로 구성된다.
이와 같이 구성되는 4:3 수평 변환부(402)의 동작을 제17도를 참조하여 설명한다.
제16도의 4:3 수평 변환부(402)에서는 라인당 화소수를 960에서 720으로 변환하는 것에 관한 것으로 빌리니어 인터폴레이션 방법을 통한 구현법을 나타낸다.
래치(410)를 통해 1화소 지연된 신호를 얻을 수 있고, 계수 발생부(412)에서 가중치에 해당하는 계수(K3,K4)를 발생한다. 여기서 발생되는 계수(K3,K4)는 0.25, 0.5, 및 0.75로 발생된 계수(K1,K2)의 합은 항상 '1'이 되어야 한다.
수직보간부(300)로부터 출력되는 영상신호는 곱셈기(411)에서 계수(K3)와 곱해지고, 수직보간부(300)로부터 래치(410)를 통해 지연되어 출력되는 영상신호는 곱셈기(413)에서 계수(K4)와 곱해진후 가산기(414)에서 가산되어 라인간 가중 평균이 되어 1:4 디멀티플렉서(415)로 출력된다.
가산기(414)로부터 출력되는 화소 신호는 입력 샘플 클럭인 (a)에 따라 1:4 디멀티플렉서(415)로 입력되어 디멀티플렉싱되어 (b)(c)(d)(e)와 같이 출력된다. 1:4 디멀티플렉서(415)로부터 출력되는 화소 신호는 3:1 멀티플렉서(416)에서 출력 샘플 클럭인 (f)에 따라 멀티플렉싱되어 마지막 1:4 디멀티플렉서의 출력(e)만이 제외된 상태에서 출력된다.
가중 평균 계산부(417)의 다른 실시예는 수직 보간부(300)로부터 출력되는 라인당 화소수가 960화소인 영상신호를 화소단위로 지연시키는 래치(424), 수직 보간부(300)로부터 출력되는 960라인을 갖는 영상신호에 0.25를 곱하는 1/4곱셈기(420), 수직 보간부(300)로부터 출력되는 960라인을 갖는 영상신호에 0.5를 곱하는 1/2곱셈기(421), 1/4곱셈기(420)와 1/2곱셈기(421)로부터 출력되는 신호를 가산하는 가산기(422), 수직 보간부(300)로부터 출력되는 960라인을 갖는 영상신호, 가산기(422)로부터 출력되는 신호, 1/4곱셈기(420)로부터 출력되는 신호, 및 접지신호를 멀티플렉싱하는 멀티플렉서(423), 래치(424)로부터 출력되는 영상신호에 0.25를 곱하는 1/4곱셈기(425), 래치(424)로부터 출력되는 영상신호에 0.5를 곱하는 1/2곱셈기(426), 1/4곱셈기(425)와 1/2곱셈기(426)로부터 출력되는 신호를 가산하는 가산기(427), 접지신호, 상기 1/4곱셈기(425)로부터 출력되는 신호, 가산기(427)로부터 출력되는 신호, 및 래치(424)로부터 출력되는 영상신호를 멀티플렉싱하는 멀티플렉서(428), 및 멀티플렉서(427,428)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 1:4 디멀티플렉서(415)로 출력하는 가산기(429)로 구성된다.
여기서 멀티플렉서(423)는 상기 수직 보간부(300)로부터 출력되는 960라인을 갖는 영상신호, 가산기(422)로부터 출력되는 신호, 1/4곱셈기(420)로부터 출력되는 신호, 및 접지신호의 순서로 선택하여 출력하고, 멀티플렉서(428)는 접지신호, 1/4곱셈기(425)로부터 출력되는 신호, 가산기(427)로부터 출력되는 신호, 및 래치(424)로부터 출력되는 영상신호의 순서로 선택하여 출력한다.
이와 같이 구성되는 가중 평균 계산부(417)의 동작을 제19도를 참조하여 설명한다.
제18도의 가중 평균 계산부(417)는 계수 발생부(412)와 곱셈기 대신에 가산기와 곱셈기 및 멀티플렉서를 이용한 경우를 나타낸 것이다.
멀티플렉서(423,428)에서 입력(1)을 선택하는 경우 수직보간부(300)로부터 출력되는 화소신호와 접지신호가 선택된다. 즉 지연되지 않은 화소에는 1을 곱하고 래치(424))에서 지연된 화소에는 0을 곱한 출력을 더한 화소를 가산기(429)에서 출력하게 된다.
또한, 멀티플렉서(423,428)에서 입력(2)을 선택하는 경우, 가산기(422)의 출력신호와 1/4곱셈기(425)의 출력신호가 선택된다. 즉, 지연되지 않은 화소에는 0.75을 곱하고 래치(424)에서 지연된 화소에는 0.25을 곱한 출력을 더한 화소를 가산기(429)에서 출력하게 된다.
또한, 멀티플렉서(423,428)에서 입력(3)을 선택하는 경우, 1/4곱셈기(420)의 출력신호와 가산기(427)의 출력신호가 선택된다. 즉, 지연되지 않은 화소에는 0.25을 곱하고 래치(424)에서 지연된 화소에는 0.75을 곱한 출력을 더한 화소를 가산기(429)에서 출력하게 된다.
또한, 멀티플렉서(423,428)에서 입력(4)을 선택하는 경우 접지신호와 래치(424)로부터 출력되는 화소신호가 선택된다. 즉 지연되지 않은 화소에는 0을 곱하고 래치(424)에서 지연된 화소에는 1을 곱한 출력을 더한 화소를 가산기(429)에서 출력하게 된다.
이와 같이 가산기(429)로부터 출력되는 화소신호는 제16도와 동일하게 1:4 디멀티플렉서(415)에서 디멀티플렉싱되고 3:1 멀티플렉서(416)에서 멀티플렉싱되어 출력된다.
제19도에서 (a)는 입력 샘플 클럭의 신호 파형이고, (b)(c)(d)(e)는 디멀티플렉서(415)의 출력신호 파형이고, (f)는 출력샘플 클럭이고, (g)는 멀티플렉서(416)의 출력신호 파형이다.
2:3 수평 보간부(404)는 제20도에 도시한 바와 같이 라인버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(430), 가중평균 계산부(430)로부터 출력되는 영상신호를 1:2로 디멀티플렉싱하는 1:2 디멀티플렉서(431), 및 1:2 디멀티플렉서(431)로부터 출력되는 영상신호와 라인버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호를 3:1로 멀티플렉싱하는 3:1 멀티플렉서(432)로 구성된다.
여기서, 가중평균 계산부(430)는 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호를 화소 단위로 지연시키는 래치(437), 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호에 0.25를 곱하는 1/4곱셈기(433), 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호에 0.5를 곱하는 1/2곱셈기(434), l/4곱셈기(433)와 1/2 곱셈기(434)로부터 출력되는 신호를 가산하는 가산기(435), 가산기(435)와 1/4곱셈기(433)로부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(436), 래치(437)로부터 출력되는 영상신호에 0.25를 곱하는 1/4곱셈기(438), 래치(437)로부터 출력되는 영상신호에 0.5를 곱하는 1/2곱셈기(439), 1/4곱셈기(438)와 1/2곱셈기(439)로부터 출력되는 신호를 가산하는 가산기(440), 1/4곱셈기(438)와 가산기(440)로부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(441), 및 멀티플렉서(436,441)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 1:2 디멀티플렉서(431)로 출력하는 가산기(442)로 구성된다.
여기서, 멀티플렉서(436)는 가산기(435)와 1/4곱셈기(433)로부터 출력되는 신호의 순서로 선택하여 출력하고, 멀티플렉서(441)는 1/4곱셈기(438)와 가산기(440)로부터 출력되는 신호의 순서로 선택하여 출력한다.
이와 같이 구성되는 2:3 수평 변환부(401)의 동작을 제21도를 참조하여 설명한다.
제20도에서는 라인당 화소수를 480에서 720으로 변환하기 위해 곱셈기를 사용하지 않고, 2의 지수를 곱하는 회로를 이용하여 구현하는 방법을 나타낸다.
여기서도 2:1 멀티플렉서인 멀티플렉서(436,441)는 래치(437)에서 지연된 화소와 지연되지 않은 화소에 가중치를 곱하는 역할을 수행하여 가산기(442)를 통해 가중 평균으로 출력되게 된다.
멀티플렉서(436,441)에서 입력(1)을 선택하는 경우, 가산기(435)로부터 출력되는 신호와 1/4곱셈기(438)로부터 출력되는 신호가 선택된다. 즉, 지연되지 않은 화소에는 0.75을 곱하고, 래치(437)에서 지연된 화소에는 0.25을 곱한 출력을 더한 화소를 가산기(442)에서 출력하게 된다.
또한, 멀티플렉서(436,441)에서 입력(2)을 선택하는 경우 1/4곱셈기(433)로부터 출력되는 신호와 가산기(440)로부터 출력되는 신호가 선택된다. 즉 지연되지 않은 화소에는 0.25을 곱하고 래치(437)에서 지연된 화소에는 0.75을 곱한 출력을 더한 화소를 가산기(442)에서 출력하게 된다.
이러한 가산기(442)의 출력은 입력 샘플 클럭인 (a)에 따라 1:2 디멀티플렉서(431)를 거쳐 2출력(b)(c)으로 나누어지고, 3:1 멀티플렉서(432)에서는 이러한 디멀티플렉서(431)의 출력과 지연되지 않은 신호를 입력으로 받아 출력 샘플 클럭인 (d)에 따라 3:1 멀티플렉싱을 수행하여 최종 변환된 신호(e)를 출력하게 된다.
이상에서 설명한 바와 같이 본 발명은 HDTV를 시청할 수 있도록 간단하게 저가로 NTSC수신장치를 구성하여, NTSC 수상기를 통해 HDTV를 시청할 수 있도록 하는 효과가 있다.

Claims (19)

  1. 방송국으로부터 전송된 비트스트림을 가변길이 디코딩하고 분리하는 VLD(Variable Length Decoder) 및 디멀티플렉서부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 양자화값과 계수값을 포함하는 매크로블럭의 영역보다 적은 영역에 대해서 양자화값 및 계수를 선택하는 데시메에션부와, 상기 데시메에션부로부터 선택된 양자화값에 따라 역양자화를 실행하는 역양자화부와 상기 역양자화부로부터 출력되는 출력값에 따라 역이산코사인 변환하는 IDCT부와, 상기 IDCT부로부터 출력되는 영상신호를 가산하는 가산부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 움직임 정보에 따라 움직임보상을 실행하여 상기 가산부로 출력하는 움직임보상부를 가지는 디코더와 상기 디코더에서 출력되는 영상신호에 대해 디스플레이 하고자 하는 포맷으로 변환하는 포맷변화부를 구비하여 구성됨을 특징으로 하는 HDTV 신호 수신 가능의 NTSC 수신장치.
  2. 제1항에 있어서 상기 데시메이션부 조날필터(102)임을 특징으로 하는 HDTV신호 수신가능의 NTSC 수신장치.
  3. 제2항에 있어서, 상기 조날 필터(102)는 상기 VLD 및 디멀티플렉서(101)로부터 출력되는 양자화 값과 계수 중에서 4 x 4 화소의 크기에 해당하는 영역의 양자화 값 및 계수를 선택하는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  4. 제3항에 있어서, 상기 조날 필터(102)는 4 x 4 화소의 크기에 해당하는 매크로 블럭 버퍼로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  5. 제1항에 있어서, 상기 포맷변환부는 상기 비디오 디코더로부터 출력되는 영상신호의 프레임율을 30Hz로 변환하는 프레임율 변환부와, 상기 프레임율 변환부로부터 출력되는 영상신호의 액티브영역의 수직라인수를 480라인으로 변환하는 수직보간부 및 상기 수직보간부로부터 출력되는 영상신호의 액티브영역의 라인당 화소수를 720화소로 변환하는 수평보간부를 구비함을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  6. 제2항에 있어서, 상기 IDCT부(104)는 상기 역양자화부(103)로부터 출력되는 역양자화된 계수를 4 x 4 화소 단위로 역이산 코사인 변환하여 영상신호로 복원하는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  7. 제5항에 있어서, 상기 프레임율 변환부는 상기 비디오 디코더로부터 출력되는 24Hz 또는 60Hz의 프레임율을 갖는 영상신호를 한 프레임씩 건너뛰며 쓰고 읽는 FIFO(First In First Out) 메모리(201), 상기 비디오 디코더로부터 출력되는 24Hz의 프레임율을 갖는 영상신호를 프레임 단위로 저장하는 프레임 메모리(202), 상기 FIFO 메모리(201)와 프레임 메모리(202)로부터 출력되는 영상신호를 멀티플렉싱하는 제1멀티플렉서(203), 및 상기 비디오 디코더로부터 출력되는 30Hz의 프레임율을 갖는 영상신호와 제1멀티플렉서(203)로부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(204)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  8. 제5항에 있어서, 상기 수직 보간부는 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호의 가중 평균을 계산하는 가중 평균 계산부(310), 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호를 라인 단위로 저장하는 제1 FIFO 메모리(306), 상기 가중 평균 계산부(310)로부터 출력되는 영상신호를 라인 단위로 저장하는 제2 FIFO 메모리(307), 상기 제1 및 제2 FIFO 메모리(306,307)로부터 출력되는 영상신호를 멀티플렉싱하는 제3멀티플렉서(308), 및 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호와 제3멀티플렉서(308)로부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제4멀티플렉서(309)로 구성되는 것을 특징으로 하는 HDTV신호 수신가능의 NTSC 수신장치.
  9. 제8항에 있어서, 상기 가중 평균 계산부(310)는 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(301), 가중치에 해당하는 제1 및 제2계수(K1,K2)를 발생하는 계수 발생부(305), 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호에 상기 계수 발생부(305)로부터 출력되는 제1계수(K1)를 곱하는 제1곱셈기(302), 상기 라인 버퍼(401)로부터 출력되는 영상신호에 상기 계수 발생부(305)로부터 출력되는 제2계수(K2)를 곱하는 제2곱셈기(303), 및 상기 제1 및 제2곱셈기(302,303)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 제2FIFO 메모리(307)로 출력하는 제1가산기(304)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  10. 제8항에 있어서, 상기 가중 평균 계산부(310)는 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(311), 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호에 0.25를 곱하는 제1 1/4곱셈기(312), 상기 프레임율 변환부로부터 출력되는 360라인을 갖는 영상신호에 0.5를 곱하는 제1 1/2곱셈기(313), 상기 제1 1/4곱셈기(312)와 제1 1/2곱셈기(313)로부터 출력되는 신호를 가산하는 제2가산기(314), 상기 제1가산기(314), 제1 1/2곱셈기(313), 및 제1 1/4곱셈기(312)로부터 출력되는 신호를 멀티플렉싱하는 제5멀티플렉서(315), 상기 라인버퍼(311)로부터 출력되는 영상신호에 0.25를 곱하는 제2 1/4곱셈기(316), 상기 라인버퍼(311)로부터 출력되는 영상신호에 0.5를 곱하는 제2 1/2곱셈기(317), 상기 제2 1/4곱셈기(316)와 제2 1/2곱셈기(317)로부터 출력되는 신호를 가산하는 제3가산기(318), 상기 제2 1/4곱셈기(316), 제2 1/2곱셈기(317), 및 제2 가산기(318)로부터 출력되는 신호를 멀티플렉싱하는 제6 멀티플렉서(319), 및 상기 제5 및 제6 멀티플렉서(315,319)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 제2FIFO 메모리(307)로 출력하는 제4가산기(320)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  11. 제10항에 있어서, 상기 제5 멀티플렉서(315)는 상기 제2가산기(314), 제1 1/2곱셈기(313), 및 제1 1/4곱셈기(312)의 순서로 선택하여 출력하고, 상기 제6멀티플렉서(319)는 상기 제2 1/4곱셈기(316), 제2 1/2곱셈기(317), 및 제3 가산기(318)의 순서로 선택하여 출력하는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  12. 제5항에 있어서, 상기 수평 보간부는 상기 수직 보간부로부터 출력되는 라인당 화소수가 960화소인 영상신호를 수평 방향으로 4:3비율로 변환하는 4:3 수평 변환부(402), 상기 수직 보간부로부터 출력되는 라인당 화소수가 640화소인 영상신호와 상기 4:3 수평 변환부(402)로부터 출력되는 영상신호 중에서 하나를 선택하는 제7멀티플렉서(403), 상기 수직 보간부로부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 버퍼(401), 상기 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상 신호를 수평 방향으로 2:3비율로 변환하는 2:3 수평 변환부(404), 상기 라인 버퍼(401)로부터 출력되는 라인당 화소수가 720화소인 영상 신호와 상기 2:3 수평 변환부(404)로부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제8멀티플렉서(405), 상기 제7 및 제8 멀티플렉서(403,405)로부터 출력되는 영상신호 중에서 사용자의 선택에 따라 하나를 선택하여 출력하는 제9 멀티플렉서(406), 및 상기 제9멀티플렉서(406)로부터 출력되는 프레임 단위의 영상신호를 필드 단위로 분리하여 비월주사 방식의 영상신호를 출력하는 프레임 버퍼(407)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  13. 제12항에 있어서, 상기 4:3 수평 변환부(402)는 상기 수직 보간부로부터 출력되는 라인당 화소수가 960화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(417), 상기 가중평균 계산부(417)로부터 출력되는 영상신호를 1:4로 디멀티플렉싱하는 1:4 디멀티플렉서(415), 및 상기 1:4 디멀티플렉서(415)로부터 출력되는 영상신호를 3:1로 멀티플렉싱하는 3:1 멀티플렉서(416)로 구성되는 것을 특징으로 하는 HDTV 신호 수신 가능 NTSC 수신장치.
  14. 제13항에 있어서, 상기 가중 평균 계산부(417)는 상기 수직 보간부로부터 출력되는 라인당 화소수가 960화소인 영상신호를 래치하는 래치(410), 가중치에 해당하는 제3 및 제4계수(K3,K4)를 발생하는 계수 발생부(412), 상기 수직 보간부로부터 출력되는 라인당 화소수가 960화소인 영상신호에 상기 계수 발생부(412)로부터 출력되는 제3계수(K3)를 곱하는 제3곱셈기(411), 상기 래치(410)로부터 출력되는 영상신호에 상기 계수 발생부(412)로부터 출력되는 제4계수(K4)를 곱하는 제4곱셈기(413), 및 상기 제3 및 제4 곱셈기(411,413)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:4 디멀티플렉서(415)로 출력하는 제5가산기(414)로 구성되는 것을 특징으로 하는 HDTV 신호 수신 가능의 NTSC 수신장치.
  15. 제13항에 있어서, 상기 가중 평균 계산부(417)는 상기 수직 보간부로부터 출력되는 라인당 화소수가 960화소인 영상신호를 화소단위로 지연시키는 래치(424), 상기 수직 보간부로부터 출력되는 960라인을 갖는 영상신호에 0.25를 곱하는 제1 1/4곱셈기(420), 상기 수직 보간부로부터 출력되는 960라인을 갖는 영상신호에 0.5를 곱하는 제1 1/2곱셈기(421), 상기 제1 1/4곱셈기(420)와 제1 1/2곱셈기(421)로부터 출력되는 신호를 가산하는 제6가산기(422), 상기 수직 보간부로부터 출력되는 960라인을 갖는 영상신호, 제6가산기(422)로부터 출력되는 신호, 제1 1/4곱셈기(420)로부터 출력되는 신호, 및 접지신호를 멀티플렉싱하는 제10멀티플렉서(423), 상기 래치(424)로부터 출력되는 영상신호에 0.25를 곱하는 제2 1/4곱셈기(425), 상기 래치(424)로부터 출력되는 영상신호에 0.5를 곱하는 제2 1/2곱셈기(426), 상기 제2 1/4곱셈기(425)와 제2 1/2곱셈기(426)로부터 출력되는 신호를 가산하는 제7가산기(427), 접지신호, 상기 제2 1/4곱셈기(425)로부터 출력되는 신호, 제7 가산기(427)로부터 출력되는 신호, 및 상기 래치(424)로부터 출력되는 영상신호를 멀티플렉싱하는 제1 멀티플렉서(428), 및 상기 제10 및 제11 멀티플렉서(423,428)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:4 디멀티플렉서(415)로 출력하는 제8가산기(429)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  16. 제15항에 있어서, 상기 제10 멀티플렉서(423)는 상기 수직 보간부로부터 출력되는 960라인을 갖는 영상신호, 제6가산기(422)로부터 출력되는 신호, 제1 1/4곱셈기(420)로부터 출력되는 신호, 및 접지신호의 순서로 선택하여 출력하고, 상기 제11 멀티플렉서(428)는 접지신호, 상기 제2 1/4곱셈기(425)로부터 출력되는 신호, 제7가산기(427)로부터 출력되는 신호, 및 상기 래치(424)로부터 출력되는 영상신호의 순서로 선택하여 출력하는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  17. 제12항에 있어서, 상기 2:3 수평 보간부(404)는 상기 라인버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(430), 상기 가중평균 계산부(430)로부터 출력되는 영상신호를 1:2로 디멀티플렉싱하는 1:2 디멀티플렉서(431), 및 상기 1:2 디멀티플렉서(431)로부터 출력되는 영상신호와 상기 라인버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상신호를 3:1로 멀티플렉싱하는 3:1 멀티플렉서(432)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  18. 제17항에 있어서, 상기 가중평균 계산부(430)는 상기 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상 신호를 화소 단위로 지연시키는 래치(437), 상기 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상 신호에 0.25를 곱하는 제1 1/4곱셈기(433), 상기 라인 버퍼(401)로부터 출력되는 라인당 화소수가 480화소인 영상 신호에 0.5를 곱하는 제1 1/2곱셈기(434), 상기 제1 1/4곱셈기(433)와 제1 1/2곱셈기(434)로부터 출력되는 신호를 가산하는 제9가산기(435), 상기 제9가산기(435)와 제1 1/4곱셈기(433)로부터 출력되는 신호를 멀티플렉싱하는 제12 멀티플렉서(436), 상기 래치(437)로부터 출력되는 영상신호에 0.25를 곱하는 제2 1/4곱셈기(438), 상기 래치(437)로부터 출력되는 영상신호에 0.5를 곱하는 제2 1/2곱셈기(439), 상기 제2 1/4곱셈기(438)와 1/2곱셈기(439)로부터 출력되는 신호를 가산하는 제10 가산기(440), 상기 제2 1/4곱셈기(438)와 제10 가산기(440)로부터 출력되는 신호를 멀티플렉싱하는 제13 멀티플렉서(441), 및 상기 제12 및 제13 멀티플렉서(436,441)로부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:2 디멀티플렉서(431)로 출력하는 제14가산기(442)로 구성되는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
  19. 제18항에 있어서, 상기 제12 멀티플렉서(436)는 상기 제9가산기(435)와 제1 1/4곱셈기(433)로부터 출력되는 신호의 순서로 선택하여 출력하고, 상기 제13 멀티플렉서(441)는 상기 제2 1/4곱셈기(438)와 제10 가산기(440)로부터 출력되는 신호의 순서로 선택하여 출력하는 것을 특징으로 하는 HDTV신호 수신 가능의 NTSC 수신장치.
KR1019940035566A 1994-12-21 1994-12-21 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치 KR0156131B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035566A KR0156131B1 (ko) 1994-12-21 1994-12-21 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035566A KR0156131B1 (ko) 1994-12-21 1994-12-21 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치

Publications (2)

Publication Number Publication Date
KR960028422A KR960028422A (ko) 1996-07-22
KR0156131B1 true KR0156131B1 (ko) 1998-11-16

Family

ID=19402619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035566A KR0156131B1 (ko) 1994-12-21 1994-12-21 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치

Country Status (1)

Country Link
KR (1) KR0156131B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772079B1 (ko) * 2000-06-12 2007-11-01 제너시스 마이크로칩 인코포레이티드 영상이 수신되는 주파수에 무관한 좁은수평라인주파수범위 내의 영상주사

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772079B1 (ko) * 2000-06-12 2007-11-01 제너시스 마이크로칩 인코포레이티드 영상이 수신되는 주파수에 무관한 좁은수평라인주파수범위 내의 영상주사

Also Published As

Publication number Publication date
KR960028422A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
USRE37057E1 (en) Apparatus and method for converting an HDTV signal to a non-HDTV signal
US6104753A (en) Device and method for decoding HDTV video
KR950012664B1 (ko) 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
KR100370076B1 (ko) 다운 컨버젼 기능을 갖는 비디오 디코더 및 비디오 신호를디코딩 하는 방법
JPH07162870A (ja) ビデオ信号符号化装置
KR100561214B1 (ko) 블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법
US5459514A (en) Video-signal transmitting and receiving apparatus and method for transmitting and receiving high-resolution and low-resolution television signals
US20010016010A1 (en) Apparatus for receiving digital moving picture
US8170099B2 (en) Unified system for progressive and interlaced video transmission
US6487248B1 (en) Video decoding device of a TV receiver
KR100323676B1 (ko) 디지털 동영상 수신 장치
JP4214562B2 (ja) 復号装置
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
KR960013648B1 (ko) 에이치디티브이(hdtv) 수신장치
KR0151212B1 (ko) 간이형 에이치디티브이 수신장치
US6490321B1 (en) Apparatus and method of encoding/decoding moving picture using second encoder/decoder to transform predictive error signal for each field
KR960002047B1 (ko) 525라인 순차주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv) 수신장치 및 에치디티브이 영상포맷 변환방법
KR100323688B1 (ko) 디지털 동영상 수신 장치
KR970000166B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960007202B1 (ko) 에이치디티브이(hdtv) 수신장치
KR0147777B1 (ko) 영상 신호 송신 및 수신 장치와 그 방법
KR960012018B1 (ko) 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치
KR100232182B1 (ko) 디티브의 영상 압축장치 및 그 방법
KR950012667B1 (ko) 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치
KR100296817B1 (ko) 디지탈티브이수신디코더장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee