KR960012018B1 - 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치 - Google Patents

영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치 Download PDF

Info

Publication number
KR960012018B1
KR960012018B1 KR1019930016032A KR930016032A KR960012018B1 KR 960012018 B1 KR960012018 B1 KR 960012018B1 KR 1019930016032 A KR1019930016032 A KR 1019930016032A KR 930016032 A KR930016032 A KR 930016032A KR 960012018 B1 KR960012018 B1 KR 960012018B1
Authority
KR
South Korea
Prior art keywords
line memory
line
output
signal
converting
Prior art date
Application number
KR1019930016032A
Other languages
English (en)
Other versions
KR950007509A (ko
Inventor
이동호
Original Assignee
엘지전자 주식회사
구자홍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 구자홍 filed Critical 엘지전자 주식회사
Priority to KR1019930016032A priority Critical patent/KR960012018B1/ko
Publication of KR950007509A publication Critical patent/KR950007509A/ko
Application granted granted Critical
Publication of KR960012018B1 publication Critical patent/KR960012018B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/015High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

내용없음.

Description

영상디코더와 결합된 에치디티브이(HDTV) 비디오 포맷 변환장치
제 1 도는 본 발명에 적용되는 영상디코더의 구성도.
제 2 도는 코딩을 위한 영상신호의 단위구조도.
제 3 도는 본 발명에 의한 HDTV 비디오 포맷 변환장치.
제 4 도는 제 3 도의 변환부의 세부구성도.
제 5 도는 제 4 도의 순차주사 변환부의 일실시예시도.
제 6 도는 제 5 도의 각 부분의 신호파형도.
제 7 도는 제 5 도의 멀티플렉서 선택조절부의 실시예시도.
제 8 도는 제 7 도의 영역설정기준 표시도.
제 9 도는 제 4 도의 순차주사 변환부의 다른 실시예시도.
제 10 도는 제 9 도의 멀티플렉서 선택조절부의 실시예시도.
제 11 도는 제 10 도의 영역 판정기준 표시도.
제 12 도는 제 4 도의 수직 데시메이션부의 세부구성도.
제 13 도는 제 12 도의 각 부분의 신호파형도.
제 14 도는 제 4 도의 수평데시메이션부의 세부구성도.
제 15 도는 제 4 도의 각 부분의 신호파형도.
제 16 도 (a)는 제 4 도의 수평데시메이션부의 다른 실시예시도.
제 16 도 (b)는 제 16 도 (a)의 각 부분의 신호파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : 입력단 12 : VLD 및 디멀티플렉싱부
13 : 역양자화부 14 : IDCT부
15 : 가산기 16 : 프레임메모리
17 : 움직임 보상부 18 : 변환부
본 발명은 HDTV의 비디오 포맷 변환장치에 관한 것으로, 특히 전송된 영상 포맷이 1050라인 비월 주사식이고 디스플레이 포맷이 525라인 순차주사식인 경우의 영상 디코더와 결합된 HDTV 비디오 포맷 변환장치에 관한 것이다.
미국의 HDTV의 규격은 영상 포맷을 하나로 국한시키지 않고 다양한 영상을 인코딩 및 디코딩하는 것을 원칙으로 하여 1050라인 비월주사식으로 필드율이 60Hz, 1050라인 순차주식으로 프레임율이 24Hz와 30Hz, 787,5라인 순차주사식으로 프레임율이 24Hz, 30Hz, 60Hz인 총 6가지 포맷이 가능한 것으로 알려지고 있다.
이때 프레임율이 24Hz와 30Hz인 것은 플림 모드(film mode)를 고려한 것으로 영화 필름을 전송하는 경우 순차주사식으로 프레임율을 24Hz와 30Hz로 전송하는 것이 여러면에서 효율적이기 때문이다.
이와같이 전송될 수 있는 영상은 다양한 반면에 일반적으로 모니터에 디스플레이하는 영상 규격은 모니터의 특성에 맞도록 한가지로 국한 될 것이다.
따라서 상기한 6가지 영상 포맷중 어떠한 영상이 입력되더라도 이를 디코딩하여 디스플레이 포맷에 맞게 변환하여 모니터에 디스플레이하는 장치는 HDTV 수신기에 필수적이다.
본 발명은 전송된 영상 포맷이 1050라인 비월주사식이고 디스플레이 포맷이 525라인 순차주사식인 경우 525라인 순차주사식 포맷으로 변환해주기 위한 영상 디코더와 결합된 HDTV 비디오 포맷 변환 장치를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 입력되는 비트 스트림으로부터 VLD를 통해 움직임 정보, 매크로 블럭 타입 신호를 복원하고, 역양자화 및 IDCT를 거쳐 에러 신호를 출력하고, 상기 VLD로부터 출력되는 움직임 정보신호를 이용하여 움직임 보상을 수행하는 영상 디코딩수단과, 상기 영상 디코딩수단으로부터 출력되는 움직임 정보, 매크로블럭 타입 및 에러 신호를 이용하여 각 라인에서의 움직임의 정도를 판단하여 순차주사 변환하고, 순차주사 변환한 신호를 수직, 수평 데시메이션하여 원하는 디스플레이 라인의 순차주사식 포맷을 갖는 영상신호를 출력하는 변환수단으로 구성되는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제 1 도는 본 발명에 적용되는 영상 디코더의 구성도, 제 2 도는 코딩을 위한 영상신호의 단위구조도로, 1은 입력단, 2는 VLD 및 디멀티플렉싱부, 3은 역양자화부, 4는 IDCT(Inverse Discrete Cosine Transform)부, 5는 가산기, 6은 프레임 메모리, 7은 움직임 보상부, 8은 프레임, 9는 슬라이스, 10은 매크로블럭을 각각 나타낸다.
본 발명에 적용되는 영상디코더는 제 1 도에 도시한 바와같이 입력단(1)을 통해 들어오는 압축된 비트스트림이 입력되는 VLD 및 디멀티플렉싱부(2)에 역양자화부(3)를 연결하고, 상기 역양자화부(3)에 IDCT부(4)를 연결하고, 상기 VLD 및 디멀티플렉싱부(2)에 움직임 보상부(7)를 연결하고, 상기 움직임 보상부(7)에 프레임 메모리(6)를 연결하고, 상기 움직임 보상부(7)와 IDCT부(4)에 가산기(5)를 연결하고, 상기 가산기(5)의 출력단에 상기 프레임 메모리(6)를 연결하여 구성한다.
상기 VLD 및 디멀티플렉싱부(2)는 상기 입력단(1)으로부터 입력되는 압축된 비트 스트림을 의미있는 신호로 디코딩하고 각 필요한 부위로 신호들을 분주하고, 상기 역양자화부(3)는 상기 VLD 및 디멀티플렉싱부(2)로부터 입력되는 매크로블럭타입, 양자화레벨 및 계수 신호에 따라 역양자화하고, 상기 IDCT부(4)는 IDCT(Inverse Discrete Cosine Transform) 처리하고 상기 움직임 보상부(7)는 상기 VLD 및 디멀티플렉싱부(2)로부터 출력되는 움직임 정보를 이용하여 움직임 보상을 하고 상기 프레임 메모리(6)은 상기 움직임 보상부(7)로부터 출력되는 움직임이 보상된 신호를 저장하고, 상기 가산기(5)는 IDCT부(4)와 프레임 메모리(6)에 저장된 신호를 가산한다.
디코딩을 위한 기본 단위는 제 2 도에 도시한 바와같이 매크로 블럭이며 움직임이 보상 및 양자화동은 매크로블럭(10) 단위로 이루어지고, 상기 매크로블럭(10)이 모여서 보다 작은 단위인 슬라이스(Slice)(9)를 이루게되고, 상기 슬라이스(9)가 모여서 한 프레임(8)을 형성하게 된다.
제 3 도는 본 발명에 의한 영상디코더가 결합된 HDTV 비디오 포맷 변환장치의 구성도로, 11은 입력단, 12 VLD 및 디멀티플렉싱부, 13은 역양자화부, 14는 IDCT부, 15는 가산기, 16은 프레임 메모리, 17은 움직임 보상부, 18은 변환부를 각각 나타낸다.
본 발명에 의한 영상 디코더가 결합된 HDTV 비디오 포맷 변환장치는, 제 3 도에 도시한 바와같이 입력단(11)에 VLD 및 디멀티플렉싱부(12)를 연결하고 상기 VLD 및 디멀티플렉싱부(12)에 역양자화부(13)를 연결하고, 상기 역양자화부(13)에 IDCT부(14)를 연결하고, 상기 VLD 및 디멀티플렉싱부(12)에 움직임 보상부(17)를 연결하고, 상기 움직임 보상부(17)와 IDCT부(14)에 가산기(15)를 연결하고, 상기 가산기(15)의 출력단에 프레임 메모리(16)와 변환부(18)를 연결하고 구성한다.
압축된 1050라인 비월주사식 영상신호는 상기 VLD 및 디멀티플렉싱부(12), 역양자화부(13), IDCT부(14), 가산기(15), 프레임 메모리(16) 및 움직임 보상부(17)로 구성된 영상디코더를 통해 복원되어 상기 변환부(18)로 입력되고, 동시에 매크로 블럭타임, 움직임 정보, 및 에러신호등도 입력되어 상기 변환(18)는 525라인 순차주사식 포맷을 갖는 영상을 출력하게 된다.
제 4 도는 제 3 도의 변환부(18)의 세부구성도로, 19는 매크로 블럭타입 신호 입력단, 20은 에러신호 입력단, 21은 영상신호 입력단, 22는 움직임 정보입력단, 23, 24는 순차주사변환부, 25, 26은 수직데시메이션부, 27, 28은 수평데시메이션부, 29, 30은 프레임 메모리, 31은 스위칭부를 각각 나타낸다.
상기 변환부(18)는 제 4 도에 도시한 바와같이 매크로 블럭신호, 에러신호, 영상신호 및 움직임 정보가 각각 입력되는 홀수 및 짝수 필드 순차주사변환부(23, 24)에 수직데시메이션부(25, 26)를 각각 연결하고, 상기 수직데시메이션부(25, 26)에 수평데시메이션부(27, 28)를 각각 연결하고, 수평데시메이션(27, 28)를 각각 연결하고, 상기 수평데시메이션부(25, 26)에 프레임 메모리(29, 30)를 각각 연결하고, 상기 프레임 메모리부(29, 30)에 스위칭부(31)를 각각 연결하고 구성되어, 홀수 및 짝수 필드로 각각 나누어 영상신호를 처리한다.
상기 순차주사변환부(23, 24)는 상기 디코더(제 1 도)로부터 복원된 1050라인 비월주사식 영상과 매크로 블럭타입신호, 에러신호, 움직임 정보등을 각각 입력으로 받아들여 1050라인의 순차주사식 영상을 출력하게 된다.
이때 상기 디코더(제 1 도)에 전송되어진 압축된 신호는 필드단위가 아닌 두 필드를 묶은 프레임 단위로 이루어졌음을 가정하였다. 상기 디코더(제 1 도)에서 출력되는 프레임 단위의 비월주사식 영상을 두 페이즈(Phase)로 나누어 홀수 필드를 처리하는 순차주사변환부(23)에서 홀수 필드를 하나의 프레임으로 변환하고, 짝수 필드를 처리하는 순차주사 변환부(24)에서는 짝수 필드를 하나의 프레임으로 변환한다.
상기 순차변환된 두개의 프레임은 수직데시메이션부(25, 26)와 수평데시메이션부(27, 28)에 각각 입력되어 프레임당 라인수가 525라인으로 변환되고, 상기 525라인의 순차주사식 포맷으로 변환된 영상신호는 상기 프레임 메모리(29, 30)에 각각 입력되어 원하는 속도의 출력으로 변환되고 상기 멀티플렉서로 구성된 스위칭부(31)에서 선택되어 출력된다.
즉 그 페이즈에서 동시에 변환된 수평데시메이션(27, 28)의 출력을 2배의 프레임 속도로 합하기 위해 상기 프레임 메모리(29, 30)에 저장한 다음 2배의 속도로 읽어내어 각 프레임 메모리(29, 30)의 출력을 프레임씩 번갈아 상기 스위칭부(31)에서 선택하면 최종 원하는 출력을 얻는다.
제 5 도는 제 4 도의 순차주사변환부(23, 24)의 일실시예를 나타낸 세부구성도, 제 6 도는 제 5 도의 각 부분의 신호파형도, 32는 영상신호 입력단, 33은 움직임 정보입력단, 34는 에러신호 입력단, 35는 매크로 블럭라인 메모리, 36, 37은 라인 메모리, 38은 가산기, 39는 1/2분주기, 40, 41은 멀티플렉서, 42은 프레임 메모리, 43은 움직임 보상기, 44는 지연보상부, 45은 합산기, 46, 47은 지연보상기, 48은 멀티플렉서 선택조절부를 각각 나타낸다.
상기 순차주사변환부(23, 24)는 제 5 도에 도시한 바와같이 영상신호 입력단(32)으로부터 영상신호가 입력되는 매크로 블럭라인 메모리(35)에 라인메모리(36)를 연결하고, 상기 라인메모리(36)에 라이 메모리(37)를 연결하고, 상기 라인메모리(27)와 매크로 블럭라인 메모리(35)에 가산기(38)를 연결하고, 상기 가산기(38)에 1/2분주기(39)를 연결하고, 움직임 정보입력단(33)으로부터 움직임 정보가 입력되는 지연보상부(44)에 움직임 보상부(43)를 연결하고, 상기 프레임 메모리(42)와 1/2분주기(39)와 라인 메모리(36)에 멀티플렉서(40)를 연결하고, 에러신호 입력단(34)으로부터 에러신호가 입력되는 합산기(45)에 지연보상기(46)를 연결하고, 상기 지연보상기(46)와 지연보상기(47)의 출력단에 멀티플렉서 선택조절부(48)를 연결하고, 상기 멀티플렉서 선택조절부(48)에 상기 멀티플렉서(40)를 연결하고, 상기 멀티플렉서(40)와 라인메모리(36)에 멀티플렉서(41)를 연결하고 구성한다.
상기 디코더(제 1 도)에서 출력되는 신호는 라인 단위가 아닌 매크로 블럭단위로 들어오기 때문에 라인단위의 출력을 얻기 위해 상기 매크로 블럭라인 메모리를 거쳐서 상기 라인메모리(36, 37)를 거치게 된다.
이러한 라인 지연들을 이용하여 라인간 평균을 구한값(39출력)과, 움직임 부위의 경우 움직임 보상을 통한 프레임 메모리(42) 출력과 정지부일 경우의 전 필드의 라인, 즉 여기서는 두 필드가 프레임 단위로 각 페이즈에 같이 입력되기 때문에 옆 필드의 라인은 상기 라인메모리(36) 출력이 되는데 이러한 신호들은 멀티플렉서(40)에 입력되고 이러한 3개의 출력이 되는데 이러한 신호들은 멀티플렉서(40)에 입력되고 이러한 3개의 입력중 어느 신호를 선택할 것인가는 상기 멀티플렉서 선택조절부(48)에서 에러 신호와 매크로 블럭 타임 신호를 이용하여 부위 결정을 하여 각 부위에 맞는 보간된 신호를 선택하도록 하는 것이다.
상기 멀티플렉서(41)에서는 스캔닝된 필드의 라인과 보간된 라인을 번갈아 선택함으로써 최종 순차주사식으로 변환된 신호를 출력하게 된다.
상기와 같이 구성되어 동작하는 순차주사변환부(23, 24)는 각각 하나의 필드를 변환하는 것으로 동일하게 구성되므로, 상기 매크로 블럭라인 메모리(35)와 라인 메모리(36, 37)를 동시에 사용할 수 있으며, 세부 동작과정을 나타내는 신호파형을 제 6 도에 도시한 바와같다.
제 7 도는 제 5 도의 멀티플렉서 선택조절부(48)의 동작을 제 7 도를 참조하여 설명하면 다음과 같다.
먼저 움직임을 보간하려는 화소를 정지부, 움직임부, 및 그외의 부로 구분하여(100, 101) 보간을 하게 되는데, 정지부일 경우에는 다른 필드의 신호를 선택하게 된다(104).
즉, 현필드에서 보간할려는 라인은 다른(옆)필드에서는 스캔닝이 되었기 때문에 정비부일 경우에는 보간할려는 라인은 옆필드에 있는 라인과 일치하기 때문이다.
또한 움직임이 있는 부위에서는 움직임 정보만큼 보상을 하여(102) 보간을 하게 된다.
또한 마약 움직임부와 정지부가 아닐 경우에는 라인 평균을 통한 인트라필드(INRA-FIFLD) 기법을 적용하게 된다(103).
상기 부위 결정을 하는데 있어서 상기 디코더를 통해 입력한 매크로 블럭, 에러신호를 이용하고 움직임 보상을 통한 보간을 위해 필요한 움직임 정보도 상기 디코더로부터 받은 움직임정보를 이용하게 된다.
상기와 같이 동작하는 멀티플렉서 선택조절부(48)의 영역결정예를 제 8 도를 참조하여 설명하면 다음과 같다.
에러 신호의 매크로 블럭내에서 합이 어느 임계치보다 크면 매크로 블럭타입에 관계없이 라인간 평균을 통해 보간을 하게 되고 에러의 합이 어느 임계치보다 작으면 매크로 블럭 타입의 모션 컴펜세이티드(Motion-compensated) 모드이면 움직임부로 판정을 내리고, 논모션 컴펜세이티드 인터 프레임 코딩(Non-Motion Compensated Inter-Frame Coding) 모드이면 정지부로 판단하고 이에 맞는 보간을 선택하게 된다.
제 9 도는 제 4 도의 순차주사변환부(23, 24)의 다른 실시예를 나타낸 세부구성도로서, 50, 5, 52, 53, 54, 71는 입력단, 55는 매크로 블럭라인 메모리, 56, 57로 라인 메모리, 58, 64는 가산기, 59, 65는 1/2분주기, 60, 66은 에지(Edge) 보존호필터, 61, 62, 69, 71은 멀티플렉서, 63은 라인메모리, 71은 멀티플렉서 선택조절부, 72, 74, 75는 지연보상부, 73은 합산기를 각각 나타낸다.
상기 순차주사변환부(23, 24)는 제 9 도에 도시한 바와같이 영상신호입력단(50)으로부터 영상신호가 입력되는 매크로 블럭라인 메모리(55)에 라인 메모리(56)를 연결하고, 상기 라인 메모리(56)에 라인 메모리(57)를 연결하고, 상기 라인 메모리(57)와 매크로 블럭라인 메모리(55)에 가산기(58)를 연결하고, 상기 가산기(58)에 1/2분주기(59)를 연결하고, 상기 라인 메모리(57)에 라인 메모리(63)를 연결하고, 상기 라인 메모리(56, 63)에 가산기(64)를 연결하고, 상기 가산기(64)에 1/2분주기를 연결하고, 상기 매크로 블럭라인 메모리(55)와 라인 메모리(57)에 에지보존필터(60)를 연결하고, 상기 1/2분주기(59)와 에지보존필터(60)와 라인 메모리(56)에 멀티플렉서(61)를 연결하고, 상기 라인 메모리(63)와 라인 메모리(56)에 에지보존필터(66)를 연결하고, 움직임 정보가 입력되는 입력단(52)에 지연 보상부(72)를 연결하고, 에러신호가 입력되는 합산기(73)에 지연보상부(74)를 연결하고, 매크로 블럭타입 신호가 입력되는 지연보상부와 상기 지연보상부(74, 72)에 멀티플렉서 선택조절부(71)를 연결하고, 상기 1/2분주기(65)와 에지보존필터(66)와 라인메모리(57)에 멀티플렉서(69)를 연결하고, 상기 멀티플렉서(69, 61)에 멀티플렉서 선택조절부(71)의 출력단을 연결하고, 상기 멀티플렉서(61)와 라인 메모리(56)에 멀티플렉서(62)를 연결하고, 상기 멀티플렉서(69)와 라인 메모리(57)에 멀티플렉서(70)를 연결하여 구성한다.
라인 단위로 출력하기 위해서 매크로 블럭라인 메모리(55)를 거치게 되고 라인간 평균을 계산하기 위해 라인 메모리(56, 57, 63)가 필요하게 된다. 먼저 홀수필드에서는 두라인간의 평균인 1/2분주기(59)의 출력과 에지보존필터(60)의 출력과 옆필드에 해당하는 라인인 라인 메모리(56)의 출력이 멀티플렉서(61)에 입력된다.
역시 짝수필드의 변환부에서도 라인 메모리(56, 63)를 통해 계산된 라인 평균과, 에지보존필터(66)의 출력과, 다른 필드에 속한 라인인 라인 메모리(57)의 출력이 상기 멀티플렉서(69)에 입력되는데 이때 상기 멀티플렉서(61, 69)에서 선택되는 신호는 에러, 메크로 블럭타입 및 움직임 정보등을 이용하여 상기 멀티플렉서 선택조절부(71)에서 조절하게 된다.
상기 멀티플렉서(62, 70)는 필드에 속한 라인과 보간된 라인을 번갈아 선택하여 순차주사식 포맷으로 변환된 영상을 출력하게된다.
상기 에지보존필터(60, 66)는 아래와 같이 구현된다.
여기서
이다.
즉, 수직양대각선의 화소차를 구하여 그차가 최소(Min)인 경우 화소평균으로 필터링하는 것이다.
제 10 도는 제 9 도의 멀티플렉서 선택조절부(71)의 일실시예를 나타낸 흐름도이고 제 11 도는 제 10 도의 영역 판정기준 표시도로, 제 9 도의 순차주사변환부(23, 24)에 적용시킬 수 있다.
상기 멀티플렉서 선택조절부(71)의 동작을 제 10 도를 참조하여 설명하면 다음과 같다.
프레임 메모리를 줄이기 위해 움직임 보상을 하지 않고 정지부, 움직임이 적은 부, 움직임이 많은 부로 나누어 보간하는데, 먼저 정비부일 경우에는(110). 다른 필드의 스캔닝된 라인으로 보간하게 되고(114) 움직임이 적은 부일 경우에는(111) 시청자의 눈이 민감하다는 사실에 유념하여 에지동을 보존하는 필터를 사용하고(113) 움직임이 크거나 그외 경우에는 라인간 평균을 통해 보간하게된다(112).
상기와 같이 동작하는 멀티플렉서 선택조절부(71)의 영역결정예를 제 11 도를 참조하여 설명하면 다음과 같다.
에러의 합이 어느 임계치보다 크면 라인 평균으로 보간을 하고 에러의 합이 임계치보다 적고 매크로 블럭 타입이 인트라 프레임 모드이면 역시 라인 평균에 의한 보간을 하고 논 모션 킴펜세이티드 인터프레임(Non-Motion Compensated Inter-Frame) 모드이면 정지부로 판단을 하고 다른 필드의 라인에 의해 보간을 하고 매크로 블럭타입이 모션 킴펜세이티드(Motion-Compensated)일 경우 움직임 정보가 어느 임계치보다 작을 경우에는 시청자의 눈에 민감하므로 특히 에지등을 보전해줄 수 있는 필터를 적용하고 움직임이 클 경우에는 라인간 평균에 의해 보간을 하게 된다.
제 12 도는 제 4 도의 수직데시메이션부(25, 26)의 세부구성도, 제 13 도는 제 12 도의 각 부분의 신호파형도로, 76은 입력단, 77, 78, 79는 라인지연부, 80, 81은 곱셈기, 82는 가산기, 83은 메모리, 84는 메모리 조절부, 85는 필터부를 각각 나타낸다.
상기 수직데시메이션수(25, 26)는 제 12 도에 도시한 바와같이 엘리아싱(Aliasing)을 없애주기 위한 필터부(85), 상기 필터부(85)의 출력을 출력 포맷으로 변환해 주는 메모리(83), 및 상기 메모리(83)를 제어하는 메모리 조절부(84)로 구성된다.
상기 필터부(85)는 상기 순차주사변환부(23, 24)로부터 입력되는 1050라인인 순차주사식 Hz인 영상신호를 다수의 라인 지연부(77, 78, 79)를 통과시키고, 상기 영상신호와 라인 지연부(77, 78, 79)를 통과한 각각의 신호를 시키고, 각각의 계수(K1, K2,…,Kn)를 갖는 곱셈기(80, 81)를 통과시키고, 다시 상기 다수의 곱셈기(80, 81)를 거친 신호를 다수의 가산기(82)를 통하여 가산하여 상기 메모리(83)로 출력하도록 구성된다.
이때 상기 필터부(85)의 계수(K1, K2,…,Kn)가 2개인 경우(K1, K2), 즉 한개의 라인 지연부(77)를 이용하여 라인간 평균을 출력하게되면 하드웨어 구현은 간단하지만 엘리아싱이 발생할 수 있다.
상기 라인 지연부(77, 78, 79)의 갯수는 상기 필터부(85)의 탭(Tap)수에 따라 결정된다.
상기 필터부(85)의 출력은 상기 메모리(83)를 통해 최종 원하는 라인수로 변환되는데, 제 13 도는 출력 포맷이 525라인 순차주사식 포맷인 경우 입력 라인 클락과 메모리(83)의 쓰기 인에이블 신호의 관계를 나타냈다.
즉, 상기 필터부(85)의 출력중 2라인중 1라인만 상기 메모리(83)에 쓰기 동작한 후 읽기 동작을 하면 1050라인에서 5625라인으로 변환된다.
제 14 도는 제 4 도의 수평데시메이션부(27, 28)의 세부구성도, 제 15 도는 제 14 도의 각 부분의 신호파형도로, 86은 필터부, 87은 입력단, 88은 래치, 89는 곱셈기, 90은 가산기, 91은 1 : 2 디멀티플렉서를 각각 나타낸다.
상기 수직데시메이션(27, 28)는 제 14 도는 도시한 바와같이 얼라이징을 없애주기 위한 필터부(86)와 상기 필터부(86)에 연결된 1 : 2 디멀티플렉서(91)로 구성되어 라인당 화소수를 2 : 1로 줄인다.
상기 필터부(86)은 상기 수직데시메이션부(25, 26)로부터 입력되는 영상신호를 다수의 래치(88)를 통과시키고, 상기 영상신호와 다수의 래치(88)를 통과한 각각의 신호를 각각의 계수(K1, K2,…,Kn)를 갖는 곱셈기(89)를 통과시키고, 다시 상기 다수의 곱셈기(89)를 통과한 신호를 다수의 가산기(90)를 통해 가산하여 상기 1 : 2 디멀티플렉서(91)로 출력하도록 구성된다.
이때 상기 필터(89)의 계수(K1, K2,…,Kn)가 2개인 경우(K1, K2), 즉 한개의 래치(88)를 이용하여 라인간 평균을 출력하면 얼라이징이 발생할 수 있으며 상기 래치(88)의 갯수의 상기 필터부(86)의 탭(Tap)수에 따라 결정된다.
상기한 라인당 화소수를 2 : 1로 줄이는 즉, 1050라인을 525라인으로 줄이는 수평데시메이션부(27, 28)는 필터링된 출력을 상기 1 : 2 디멀티플렉서(91)를 통해 2페이즈로 나누어 한 페이즈는 버리고 한 페이즈만 선택하여 최종 출력한다.
만약 출력 포맷이 787.5라인인 경우에는 상기 필터부(86)의 출력중 4라인중에서 3라인만 출력하면 되는데 이때 쓰기 인에이블신호와 입력라인 클락은 제 15 도에 도시한 바와같다.
제 16 도 (a)는 제 4 도의 수평데시메이션부(27, 28)의 다른 실시예시도로, 라인당 화소수를 4 : 3비로 줄이는 경우를 나타내며, 제 16 도 (b)는 제 16 도 (a)의 각 부분의 신호파형도이다.
상기 도면에서 92는 입력단, 93은 필터부, 94는 1 : 4 디멀티플렉서, 95는 3 : 1 멀티플렉서를 각각 나타낸다.
상기 4 : 3비로 라인당 화소수를 줄이는 수평데시메이션부(27, 28)는 제 16 도 (a)에 도시한 바와 같이 필터부(93)에 1 : 4 디멀티플렉서(94)를 연결하고, 상기 1 : 4 디멀티플렉서(94)에 3 : 1 멀티플렉서(95)를 연결하여 구성한다. 필터부(93)의 출력은 1 : 4 디멀티플렉서(94)를 통해 4페이즈로는 분주한 다음 4페이즈중 1페이즈는 버리고 3페이즈만 3 : 1 멀티플렉서(95)에 입력시켜 출력시키면 원하는 포맷이 될것이다.
상기 1050라인을 787.5라인 포맷으로 변환하기 위한 수평데시메이션부(27, 28)의 세부 동작과정을 나타내는 신호파형은 제 16 도 (b)에 도시한 바와 같다.
상기와 같이 구성되어 동작하는 본 발명은 전송된 영상 포맷이 1050라인 비월주사식이고 디스플레이 포맷이 525라인 순차주사식인 경우 디스플레이 포맷이 맞도록 변환하여 주는 것으로 디코더에서 프레임 단위로 출력되는 점을 감안하여 그 페이즈로 병렬로 각 필드를 프레임으로 변환하므로 하드웨어 구현이 용이한 적용 효과가 있다.

Claims (19)

  1. 입력되는 비트 스트림으로부터 VLD를 통해 움직임 정보, 매크로 블럭 타입 신호를 복원하고, 역양자화 및 IDCT를 거쳐 에러 신호를 출력하고, 상기 VLD로부터 출력되는 움직임 정보신호를 이용하여 움직임 보상을 수행하는 영상 디코딩수단과 ; 상기 영상 디코딩수단으로부터 출력되는 움직임 정보, 매크로 블럭 타입 및 에러 신호를 이용하여 각 라인에서의 움직임의 정도를 판단하여 순차주사 변환하고, 순차주사 변환한 신호를 수직, 수평 데시메이션하여 원하는 디스플레이 라인의 순차주사식 포맷을 갖는 영상신호를 출력하는 변환수단으로 구성된 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  2. 제 1 항에 있어서, 상기 변환수단은 입력되는 1050라인 비월주사식 영상신호를 두 페이즈로 나우어 홀수 필드를 순차주사식 포맷으로 변환하는 제 1 순차주사 변환수단과 ; 상기 입력되는 1050라인 비월주사식 영상신호를 두 페이즈로 나누어 짝수 필드를 순차주사식 포맷으로 변환하는 제 2 순차주사 변환수단과 ; 상기 제 1 순차주사 변환수단으로부터 출력되는 신호의 라인당 화소수를 변환하는 제 1 수평 데시메이션수단과 ; 상기 제 2 수직 데시메이션수단으로부터 출력되는 신호의 라인당 화소수를 변환하는데 제 2 수평 데시메이션수단과 ; 상기 제 1 수평 데시메이션수단으로부터 출력되는 영상신호를 원하는 속도의 출력으로 변환하는 제 1 프레임 메모리수단과 ; 상기 제 2 수평 데시메이션수단으로부터 출력되는 영상신호를 원하는 속도의 출력으로 변환하는 제 2 프레임 메모리수단과 ; 상기 제 1 및 제 2 프레임 메모리로부터 출력되는 영상신호를 번갈아 선택하여 출력하는 스위칭수단으로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  3. 제 2 항에 있어서, 상기 제 1 및 제 2 순차주사 변환수단은 매크로 블럭단위로 입력되는 영상신호를 라인 단위로 바꾸어 출력하는 매크로 블럭 라인 메모리와 ; 상기 매크로 블럭 라인 메모리에 연결된 제 1 라인 메모리와 ; 상기 제 1 라인 메모리에 연결된 제 2 라인 메모리와 ; 상기 제 2 라인 메모리와 매크로 블럭 라인 메모리에 연결된 가산기와 ; 상기 가산기의 출력을 2분주하는 1/2분주수단과 ; 움직임 정보를 입력받는 지연 보상수단과 ; 상기 지연 보상부에 연결된 움직임 보상기와 ; 상기 움직임 보상기에 연결된 프레임 메모리와 ; 에러신호가 입력되는 에러의 수가 합쳐지는 합산수단과 ; 상기 합산수단의 출력을 지연 보상하는 제 1 지연 보상수단과 ; 매크로 블럭 타입 신호가 입력되는 제 2 지연 보상수단과 ; 상기 제 1 및 제 2 지연 보상수단으로부터 출력되는 신호를 입력받는 멀티플렉서 선택조절수단과 ; 상기 1/2 분주수단, 제 1 라인 메모리, 프레임 메모리로부터 출력되는 신호를 입력받고, 상기 멀티플렉서 선택조절수단의 제어 신호에 의해 출력되는 제 1 멀티플렉서와 ; 상기 제 1 라인 메모리와 제 1 멀티플렉서의 출력을 선택하는 제 2 멀티플렉서로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  4. 제 2 항에 있어서, 상기 제 1 및 제 2 순차주사 변환수단을 매크로 블럭단위로 입력되는 영상신호를 라인단위로 바꾸어 출력하는 매크로 블럭 라인 메모리와 ; 상기 매크로 블럭 라인 메모리에 연결된 제 1 라인 메모리와 ; 상기 제 1 라인 메모리에 연결된 제 2 라인 메모리와 ; 상기 제 1 라인 메모리에 연결된 제 3 라인 메모리와 ; 상기 매크로 블럭 라인 메모리와 제 2 라인 메모리에 연결된 제 1 가산기와 ; 상기 제 1 가산기에 연결된 제 1 1/2분주기와 ; 상기 매크로 블럭 라인 메모리와 제 2 라인 메모리에 연결된 제 1 에지보존필터와 ; 상기 제 3 라인 메모리와 제 1 라인 메모리에 연결된 제 2 가산기와 ; 상기 제 1 라인 메모리에 연결된 제 3 라인 메모리에 연결된 제 2 에지보존필터와 ; 움직임 정보가 입력되는 제 1 지연 보상수단과 ; 에러신호가 입력되는 합산수단과 ; 매크로 블럭 타입 신호가 입력되는 제 2 지연 보상수단과 ; 상기 합산수단에 연결된 제 3 지연 보상수단과 ; 상기 제 1, 제 2 및 제 3 지연 보상수단에 연결된 멀티플렉서 선택조절수단과 ; 상기 제 1 1/2분주기와 제 1 에지보존필터와 제 1 라인 메모리와 멀티플렉서 선택조절수단에 연결된 제 1 멀티플렉서와 ; 상기 제 2 1/2 분주기와 제 2 에지보존필터와 제 2 라인 메모리의 멀티플렉서 선택조절수단에 연결된 제 2 멀티플렉서와 ; 상기 제 1 멀티플렉서와 제 1 라인 메모리에 연결된 제 3 멀티플렉서와 ; 상기 제 2 멀티플렉서와 제 1 라인 메모리에 연결된 제 4 멀티플렉서로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  5. 제 2 항에 있어서, 상기 제 1 및 제 2 수직 데이메이션수단은 엘리이싱을 없애주는 필터수단과 ; 상기 필터수단의 출력을 원하는 라인수로 변환하는 메모리수단과 ; 상기 메모리수단의 읽기 및 쓰기 동작을 제어하는 메모리 조절수단으로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  6. 제 2 항에 있어서, 상기 제 1 및 제 2 수평 데시메이션수단은 엘리이싱을 없애주는 필터수단과 ; 상기 필터수단의 출력을 원하는 라인수로 변환하는 라인변환수단으로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  7. 제 3 항에 있어서, 상기 매크로 블럭 라인 메모리와 제 1 라인 메모리는 상기 제 1 및 제 2 순차주사 변환수단에서 동시에 사용하는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  8. 제 3 항에 있어서, 상기 멀티플렉서 선택조절수단은 움직임을 보간하려는 화소를 정지부, 움직임부, 및 그외의 부로 나누어 정지부이면 다른 필드의 신호를 선택하고, 움직임부이면 움직임 보상된 영상신호를 선택하고, 움직임부 및 정지부가 아닌 경우에는 라인 평균을 통해 보간하도록 선택하는 제어신호를 출력하는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  9. 제 4 항에 있어서, 상기 멀티플렉서 선택조절수단은 움직임을 보간하려는 화소를 정지부, 움직임이 작은부, 및 움직임이 크거나 그외인 부로 나누어 정지부이면 다른 필드의 신호를 선택하고, 움직임이 적은부이면 상기 에지보존필터의 출력신호를 선택하고, 움직임이 크거나 그외인 부이면 라인 평균을 통해 보간하도록 선택하는 제어신호를 출력하는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  10. 제 4 항에 있어서, 상기 제 1 및 제 2 에지보존필터는 수직 양대각선의 화소차가 최소인 경우의 화소평균으로 필터링하는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  11. 제 5 항에 있어서, 상기 필터수단은 직렬 연결된 다수의 라인 지연수단과 ; 상기 다수의 지연수단의 출력신호와 영상신호에 계수(K1, K2, …Kn)를 곱하는 다수의 곱셈기와 ; 상기 다수의 곱셈기의 출력을 모두 더하는 가산기로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  12. 제 6 항에 있어서, 상기 필터수단은 직렬 연결된 다수의 래치와 ; 상기 다수의 래치의 출력신호와 영상신호에 계수(K1, K2 …,Kn)를 곱하는 다수의 곱셈기와 ; 상기 다수의 곱셈기의 출력을 모두 더하는 가산기로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  13. 제 6 항에 있어서, 상기 라인 변환수단은 입력영상 포맷이 1050라인이고 디스플레이 영상 포맷이 525라인인 경우 두 페이스중 한 페이즈만을 출력하는 1 : 2 디멀티플렉서로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  14. 제 6 항에 있어서, 상기 라인 변환수단은 입력영상 포맷이 1050라인이고 디스플레이 영상 포맷이 787.5라인인 경우 4페이즈로 분주하여 3페이즈만을 출력하는 1 : 4 디멀티플렉서와 ; 상기 1 : 4 디멀티플렉서의 페이즈 출력을 선택하여 출력하는 3 : 1 디멀티플렉서로 구성되는 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  15. 제 8 항 또는 제 9 항에 있어서, 상기 정지부는 에러의 합이 임계치보다 적고 매크로 블럭 타입이 논모션 컴펜세이티드(Non-Motion Compensated) 모드인 경우인 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  16. 제 8 항에 있어서, 상기 움직임부는 에러의 합이 임계치보다 적고 매크로 블럭 타입이 모션 컴펜세이티드(Motion -Compensated) 모드인 경우인 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  17. 제 8 항에 있어서, 상기 그외의 부는 에러의 합이 임계치보다 적고 매크로 블럭 타입이 인트라 프레임(Intra-Frame) 모드인 경우인 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  18. 제 9 항에 있어서, 상기 움직임이 적은부는 에러의 합이 임계치보다 적고 매크고 블럭 타입이 모션 컴펜세이티드(Motion -Compensated) 모드인 경우인 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
  19. 제 9 항에 있어서, 상기 움직임이 크거나 그외인 부는 에러의 합이 임계치보다 적고 매크로 블럭 타입이 인트라 프레임(Intra-Frame) 모드인 경우, 에러의 합이 임계치보다 적고 매크로 블럭 타입이 모션 컴펜세이티드(Motion -Compensated) 모드인 경우, 및 에러의 합이 임계치보다 큰 경우인 것을 특징으로 하는 HDTV 비디오 포맷 변환장치.
KR1019930016032A 1993-08-18 1993-08-18 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치 KR960012018B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930016032A KR960012018B1 (ko) 1993-08-18 1993-08-18 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930016032A KR960012018B1 (ko) 1993-08-18 1993-08-18 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치

Publications (2)

Publication Number Publication Date
KR950007509A KR950007509A (ko) 1995-03-21
KR960012018B1 true KR960012018B1 (ko) 1996-09-09

Family

ID=19361504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930016032A KR960012018B1 (ko) 1993-08-18 1993-08-18 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치

Country Status (1)

Country Link
KR (1) KR960012018B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100249229B1 (ko) * 1997-08-13 2000-03-15 구자홍 에이치디티브이의 다운 컨버젼 디코딩 장치

Also Published As

Publication number Publication date
KR950007509A (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
KR950012664B1 (ko) 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
USRE37057E1 (en) Apparatus and method for converting an HDTV signal to a non-HDTV signal
US5742343A (en) Scalable encoding and decoding of high-resolution progressive video
US6990241B2 (en) Circuit and method for decoding an encoded version of an image having a first resolution directly into a decoded version of the image having a second resolution
KR970000683B1 (ko) 해상도 가변 적응적 화상압축/복원방법 및 장치
KR100289587B1 (ko) 화상 신호 부호화 방법 및 화상 신호 부호화 장치, 화상 신호 복호화 방법 및 화상 신호 복호화장치,및 화상 신호 기록매체
US5559931A (en) Compression/decompression system which performs an orthogonal transformation in a time direction with respect to picture planes
KR970005831B1 (ko) 적응적 프레임/필드 변환 부호화를 이용한 영상 부호화기
EP0608092A2 (en) Apparatus for scalable encoding and decoding of a digital video signal
KR960010487B1 (ko) 움직임 벡터를 이용한 순차주사식 영상포맷변환장치
KR0156186B1 (ko) 디지탈 영상데이타의 복호화장치 및 방법
KR100442229B1 (ko) 간이형hdtv비디오디코더및디코딩방법
KR960012018B1 (ko) 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치
KR960002047B1 (ko) 525라인 순차주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv) 수신장치 및 에치디티브이 영상포맷 변환방법
KR960013648B1 (ko) 에이치디티브이(hdtv) 수신장치
US6490321B1 (en) Apparatus and method of encoding/decoding moving picture using second encoder/decoder to transform predictive error signal for each field
KR960007202B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960010496B1 (ko) 에이치디티브이(hdtv) 수신장치
KR950012667B1 (ko) 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치
KR0151212B1 (ko) 간이형 에이치디티브이 수신장치
KR960007206B1 (ko) 영상디코더와 결합된 순차주사식 변환장치
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
GB2341032A (en) Motion-dependent scanning frequency conversion
KR0166927B1 (ko) 영상 디코더 회로
KR970000758B1 (ko) 영상디코더와 결합된 프레임율 변환장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee