KR0151212B1 - 간이형 에이치디티브이 수신장치 - Google Patents

간이형 에이치디티브이 수신장치

Info

Publication number
KR0151212B1
KR0151212B1 KR1019940035565A KR19940035565A KR0151212B1 KR 0151212 B1 KR0151212 B1 KR 0151212B1 KR 1019940035565 A KR1019940035565 A KR 1019940035565A KR 19940035565 A KR19940035565 A KR 19940035565A KR 0151212 B1 KR0151212 B1 KR 0151212B1
Authority
KR
South Korea
Prior art keywords
output
multiplier
adder
unit
multiplexer
Prior art date
Application number
KR1019940035565A
Other languages
English (en)
Other versions
KR960028421A (ko
Inventor
이동호
Original Assignee
이헌조
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 엘지전자주식회사 filed Critical 이헌조
Priority to KR1019940035565A priority Critical patent/KR0151212B1/ko
Publication of KR960028421A publication Critical patent/KR960028421A/ko
Application granted granted Critical
Publication of KR0151212B1 publication Critical patent/KR0151212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 에이치디티브이(HDTV)를 시청할 수 있도록 하기 위해 HDTV 수신장치에 관한 것으로, 특히 수평르로 해상도가 실제 HDTV영상의 반정도인 영상을 출력하는 비디오 디코더를 이용하여 전체적으로 하드웨어의 양을 반이하로 줄일 수 있고, HDTV모니터 또는 간이형 모니터에 나타낼 수 있는 영상을 출력하는 간이형 HDTV수신장치에 관한 것이다.
이를 위해 본 발명은 방송국으로 부터 전송된 비트스티림을 가변길이 디코딩하고 분리하는 VLD및 디멀티플렉서부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 양자화값과 계수갑을 포함하는 매클고블럭의 영역보다 적은 영역에 대해서 양자화값과 계수값을 포함하는 매클고블럭의 영역보다 적은 영역에 대해서 양자화값 및 계수를 선택하는 데시메에션부와, 상기 데시메에션부로 부터 선택된 양자화값에 따라 역양자화를 실행하는 역양자화부와, 상기 역양자화부로 부터 출력되는 출력값에 따라 역이산코사인 변환하는 IDCT부와 상기 IDCT부로 부터 출력되는 영상신호를 가산하는 가산부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 움직임 정보에 따라 움직임보상을 실행하여 상기 가산부로 출력하는 움직임보상부를 가지는 디코더와, 상기 디코더에서 출력되는 영상신호에 대해 디스플레이 하고자 하는 포맷으로 변환하는 포맷변환부를 구비하여 구성된다.

Description

간이형 에이치디티브이(HDTV)수신장치
제1도는 일반적인 GA 영상 포맷을 나타낸 도면.
제2도는 종래의 비디오 디코더의 구성도.
제3도는 본 발명에 의한 간이형 HDTV 수신장치의 일실시예의 구성도.
제4도는 제3도의 비디오 디코더의 세부 구성도.
제5도는 DCT를 이용한 일반적인 영상의 데시메이션 방법을 나타낸 도면.
제6도는 제4도의 조날 필터의 동작 상태도.
제7도는 조날 필터와 저역 필터와 조합된 상태를 나타낸 도면.
제8도는 움직임 벡터를 이용한 1/4 펠 리졸루션 수준의 보간 방법을 나타낸 도면.
제9도는 제3도의 프레임율 변환부의 세부 구성도.
제10도는 제9도의 각 부분의 신호 파형도.
제11도는 제3도의 수직 보간부의 세부 구성도.
제12도는 제11도의 각 부분의 신호 파형도.
제13도는 제11도의 가중 평균 계산부의 다른 실시예의 세부 구성도.
제14도는 제3도의 수평 보간부의 세부 구성도.
제15도는 제14도의 각 부분의 신호 파형도.
제16도는 제14도의 가중 평균 게산부의 다른 실시예의 세부 구성도.
제17도는 본 발명에 의한 간이형 HDTV 수신장치의 다른 실시예의 구성도.
제18도는 제17도의 프레임율 변환부의 세부 구성도.
제19도는 제18도의 각 부분의 신호 파형도.
제20도는 제17도의 순차주사식 변환부의 세부 구성도.
제21도는 제17도의 수직라인 변환부의 세부 구성도.
제22도는 제21도의 각 부분의 신호 파형도.
제23도는 제17도의 수평 화소 변환부의 세부 구성도.
제24도는 제23도의 각 부분의 신호 파형도.
제25도는 제17도의 1:2 수평 화소 변환부의 세부 구성도.
제26도는 제25도의 각 부분의 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
100 : 비디오 디코더 200, 700 : 프레임율 변환부
300 : 수직 보간부 400 : 수평 보간부
500 : 비월주사식 변환부 600 : 1:2 수평 보간부
800 : 순차주사식 변환부 900 : 수직 라인 변환부
1000 : 수평 화소 변환부 1100 : 프레임 메모리
1200 : 멀티플렉서 1300 : 1:2 수평 화소 변환부
본 발명은 에이치디티브이(HDTV) 방송을 시청할 수 있도록 하기 위해 HDTV 수신장치에 관한 것으로, 특히 수평으로 해상도가 실제 HDTV영상의 반정도인 영상을 출력하는 비디오 디코더를 이용하여 전체적으로 하드웨어의 양을 반이하로 줄여, HDTV모니터 또는 간이형 모니터에 나타낼 수 있는 영상을 출력하는 간이형 HDTV수신장치에 관한 것이다.
미국의 HDTV 규격인 GA HDTV 시스팀의 영상 압축 기법과 다중화 기법은 MPEG-2 규격을 그대로 따르고 있다. 그리고 방송할 비디오 포맷도 하나로 국한 시키지 않고 제1도에 도시한 바와 같이 1920x1080의 화소로 24Hz의 순차주사방식, 30Hz의 순차주사 방식, 60Hz로 비월주사방식, 1280x720의 화소로 24Hz,30Hz,및 60Hz의 순차주사 방식의 비디오 포맷으로 다양하다.
그러나 방송국에서 이러한 영상 포맷중 어떠한 것을 압축하여 전송한다하더라도 수상기에서는 이를 수신하여 모니터에 나타낼 수 있어야 한다.
이대 프레임율이 24나 30Hz인 것은 영화 필름 모드를 고려한 것으로 이들을 그 자체로 압축하여 전송하는 것이 화질면에서 효율적이고 수상기에서는 이를 수신하여 수상기에 맞취 프레임율을 변환하여 모니터에 나타낼 수 있다.
또한 HDTV 방송이 성공을 거두기 위해서는 수상기의 가격을 가능한 저가로 소비자에세 공급해야만 한다.
수신장치는 정식으로 구현할 경우 모니터 이외에도 튜너를 포함하여 비디오, 오디오 디코더와 광대한 양의 메모리가 필요하다. 물론 수신장치에서 모니터가 차지하는 비중이 가장 높겠지만 비디오 디코더와 포맷 변환부에 필요한 논리회로와 메모리의 가격도 상당한 비중을 자치할 것으로 본다.
현재의 모니터 기술로는 초창기에는 CRT와 프로젝션이 주류를 이룰 것으로 보이고, CRT는 그 크기가 36인치 이상 될 수 없다는 한계를 지니고 있다.
실제 HDTV 영상은 35mm영화 필름의 해상도와 비슷하므로, 최소한 50인치 이상의 화면을 통해서만 그 진가가 발휘될 수 있다.
만약 화면의 크기가 50인치 이하라면 HDTV 영상의 전체 해상도는 큰 의미가 없을 것이고 이보다 해상도가 조금 떨어진다 하더라도 시청자는 큰 차이를 못 느낄 것이다.
따라서 해상도가 조금 낮은 영상을 출력한다 하더라도 전체 수상기 가격을 낮출 수 있다면 50인치 이하의 소형 모니터를 갖는 수상기의 경우에는 가격면에서 경쟁력 있는 상품이 될 것이다.
제2도는 일반적인 HDTV 영상 디코더의 구성도이다.
제2도에 도시한 바와 같이 일반적인 HDTV의 영상 디코더는 제2도에 도시한 바와 같이 입력된 HDTV 비트 스티림을 가변 길이 디코딩하고 분리하는 VLD(Variable Length Decoder) 및 디멀티플렉서(1)와, VLD 및 디멀티플렉서(1)로 부터 출력되는 계수를 양자화값에 따라 역양자화하는 역양자화부(2)와, 역양자화부(2)로 부터 출력되는 역양자화된 계수를 역이산 코사인 변환하여 영상신호로 복원하는 IDCT부(3)와, IDCT(3)로 부터 출력되는 영상신호를 가산하는 가산부(4)와, 가산부(4)로 부터 출력되는 영상 신호를 프레임 단위로 변환하는 3M바이트의 프레임 메모리(5)와, 프레임 메모리(5)로 부터 출력되는 영상신호를 라인 단위로 출력하는 슬라이스 버퍼(6)와, 가산부(4)로 부터 출력되는 영상신호를 프레임 단위로 변환하여 저장하는 6M바이트의 프레임 버퍼(7)와, VLD 및 디멀티플렉서(1)로 부터 출력되는 움직임 정보에 따라 프레임 버퍼(7)로 부터 출력되는 영상신호를 움직임 보상하여 가산부(4)로 출력하는 움직임 보상부(8)로 구성된다.
이와 같이 구성되어 슬라이스 버퍼(6)로 부터 출력되는 영상은 제1도에 도시한 바와 같은 다양한 영상 포맷으로 나타날 수 있다. 따라서 모니터의 포맷에 맞게 변환해주는 변환부가 필요하게 된다.
현재의 반도체 기술을 이용하여 제2도의 HDTV 비디오 디코더를 구현하는 경우 병렬로 구현해야만 하고 그런 경우 몇개의 칩으로 구성이 되고 상당한 메모리를 필요로 하게 된다. 포맷 변환부까지 적어도 5프레임 메모리 이상이 필요할 것으로 보는데, 이때 프레임 메모리(5)를 이루는 한 프레임 메모리의 크기는 약 2M 바이트 이상이 되게 되므로 방송 초기에 이러한 비디오 디코더의 가격이 상당한 비중을 차지할 것이다.
따라서 작은 모니터를 갖는 HDTV 수신장치는 이러한 HDTV 비디오 디코더를 통해 출력하는 HDTV 영상을 다시 모니터의 HDTV 영상 포맷으로 변환하게끔 구현한다면 그러한 수신장치는 경쟁력을 갖기 어렵다고 할 수 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 비디오 디코더를 HDTV 비트 스트림을 받아 HDTV 영상보도 수평해도가 1/2 정도되는 비디오를 출력하도록 구현하므로서 필요한 논리회로의 양과 메모리의 크기를 대폭 줄이기 위한 간이형 HDTV 수신장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명의 HDTV 수신장치는 방송국으로 부터 전송된 비트스트림을 가변길이 디코딩하고 분리하는 VLD 및 디멀티플렉서부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 양자화값과 계수값을 포함하는 매클고블럭의 영역보다 적은 영역에 대해서 양자화값 및 계수를 선택하는 데시메에션부와, 상기 데시메에션부로 부터 선택된 양자화값에 따라 역양자화를 실행하는 역양자화부와, 상기 역양자화부로 부터 출력되는 출력값에 따라 역이산코사인 변환하는 IDCT부와, 상기 IDCT부로 부터 출력되는 영상신호를 가산하는 가산부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 움직임 정보에 따라 움직임보상을 실행하여 상기 가산부로 출력하는 움직임보상부를 가지는 디코더와, 상기 디코더에서 출력되는 영상신호에 대해 디스플레이 하고자 하는 포맷으로 변환하는 포맷변환부를 구비하여 구성됨을 특징으로 한다.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
본 발명에 의한 간이형 HDTV 수신장치는 제3도에 도시한 바와 같이 비디오 디코더(100), 프레임율 변환부(200), 수직 보간부(300), 수평 보간부(400), 비월주사식 변환부(500), 및 1:2 수평 보간부(600)로 구성되어, 액티브 영역이 1920x1080화소로 이루어지고 프레임율이 30Hz인 비월주사식의 영상신호를 출력한다.
비디오 디코더(100)는 전송된 비트 스트림을 디코딩하여 수평으로 1/2 데시메이션된 영상신호를 출력하고, 프레임율 변환부(200)는 비디오 디코더(100)로 부터 출력되는 영상신호의 프레임율을 30Hz로 변환한다.
수직 보간부(300)는 프레임율 변환부(200)로 부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 1080라인으로 변환하고, 수평 보간부(400)는 수직보간부(300)로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 960화소로 변환한다.
비월주사식 변환부(500)는 수평 보간부(400)로 부터 출력되는 영상신호를 비월주사식의 포맷으로 변환하고, 1:2 수평 보간부(600)는 비월주사식 변환부(500)로 부터 출력되는 영상신호의 수평 해상도를 높이기 위해 수평 방향으로 1:2 수평 보간을 수행하여 상기 비월주사식 변환부(500)로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 1920화소로 변환한다.
이와 같이 구성되는 HDTV 수신장치의 동작을 설명한다.
전송된 HDTV 비트 스트리은 제1도에 도시한 영상 포맷에 의한 것으로, 비디오 디코더(100)에서 디코딩되어 수평으로 1/2로 데시메이시션된 영상신호, 즉 1/2의 크기로 데시메이션된 영상신호로 출력된다.
비디오 디코더(100)로 부터 출력되는 영상신호는 640x720 또는 960x1080으로 24Hz, 30Hz, 60Hz인 포맷으로 이루어진다. 비디오 디코더(100)로 부터 출력되는 영상신호는 프레임율 변환부(200)에서 30Hz의 프레임율을 갖는 영상신호로 프레임율이 변환되어 수직보간부(300)로 출력된다.
프레임율 변환부(200)로 부터 출력되는 640x720 또는 960x1080로 프레임율이 30Hz인 영상신호는 수직보간부(300)에서 수직방향으로 라인수가 보간되어 수직방향으로 1080라인인 영상신호로 변환되어 출력된다. 즉, 수직보간부(300)로 부터 출력되는 영상신호는 640x1080 또는 960x1080로 프레임율이 30Hz인 영상신호이다.
수직보간부(300)로 부터 출력되는 영상신호는 수평보간부(400)에서 수평방향으로 라인당 화소수가 보간되어 수평방향으로 960화소인 영상신호로 변환되어 출력된다. 즉, 수평보간부(400)로 부터 출력되는 영상신호는 960x1080로 프레임율이 30Hz인 영상신호이다.
수평 보간부(400)로 부터 출력되는 프레임 단위의 영상신호는 비월주사식 변환부(500)에서 단순히 두 필드로 나뉘어 스캔닝 되도록 변환된다. 이때 출력되는 영상은 수평 해상도가 실제 HDTV 영상의 수평 해상도의 반정도인 비월주사식 영상이므로, 수평 해상도를 높이기 위해 1:2 수평 보간부(600)를 통해 해상도를 증가시킬 수 있다. 즉, 1:2 수평 보간부(600)로 부터 출력되는 영상은 1920x1080로 프레임율이 30Hz인 비월주사식의 영상신호이다.
제2도의 비디오 디코더(100)는 제4도에 도시한 바와 같이 전송된 비트 스트림을 가변 길이 디코딩하고 분리하는 VLD(Variable Length Decoder) 및 디멀티플렉서(101), VLD 및 디멀티플렉서(101)로 부터 출력되는 양자화 값과 계수 중에서 매크로블럭 크기의 1/2에 해당하는 영역의 양자화값 및 계수를 선택하는 조날필터(Zonal Filter)(102), 조날 필터(102)로 부터 출력되는 계수를 양자화값에 따라 역양자화하는 역양자화부(103), 역양자화부(103)로 부터 출력되는 역양자화된 계수를 역이산 코사인 변환하여 영상신호로 복원하는 IDCT부(104), IDCT(104)로 부터 출력되는 영상신호를 가산하는 가산부(105),가산부(105)로 부터 출력되는 영상신호를 프레임 단위로 변환하는 프레임 메모리(106), 프레임 메모리(106)로 부터 출력되는 영상신호를 라인 단위로 프레임 변환부(200)로 출력하는 슬라이스 버퍼(107), 가산부(105)로 부터 출력되는 영상신호를 프레임 단위로 변환하여 저장하는 프레임 메모리(108), 및 VLD 및 디멀티플렉서(101)로 부터 출력되는 움직임 정보에 따라 프레임 메모리(108)로부터 출력되는 영상신호를 움직임 보상하여 가산부(105)로 출력하는 움직임 보상부(109)로 구성된다.
한 IDCT부(104)는 역양자화부(103)로 부터 출력되는 역양자화된 계수를 8x4 화소단위로 역이산 코사인 변환하여 영상신호로 복원한다.
이와 같이 구성되는 비디오 디코더(100)의 동작을 제5도, 제6도, 제7도, 및 제8도를 참조하여 상세히 설명한다.
전송된 HDTV 비트 스트림은 VLD 및 디멀티플렉서(101)에서 VLD 처리되어 움직임 정보는 움직임 보상부(109)로 출력되고, 양자화 값 및 계수는 조날 필터(102)에서 필터링되어 VLD 및 디멀티플렉서(101)로 부터 출력되는 양자화 값과 계수 중에서 8x4 화소의 크기에 해당하는 영역의 양자화값 및 계수가 선택된다. 따라서, 조날 필터(102)는 8x4 화소의 크기에 해당하는 매크로 블럭 버퍼로 구성된다.
조날 필터(102)의 동작을 제5도 및 제6도를 참조하여 설명한다.
예를 들어 NxN 형상을 NxN으로 DCT부(9)에서 DCT 한다음 조날필터(102)를 통해 N보다 작은 영역만을 선택하고 나머지는 버리며 이렇게 선택된 영역의 크기에 맞게 2-D IDCT부(11)에서 2-D IDCT 처리를 수행하면 선택된 영역의 크기인 nxn 크기의 데시메이션된 영상을 출력하게 되는 것이다.
본 발명에서는 이러한 기법을 비디오 디코더(100)에 적용하여 데시메이션된 영상을 출력하게 되는 것이다.
수직의 해상도는 유지하고 수평의 해상도만 반으로 줄여든, 즉 수평으로 1/2데시메이션된 영상을 출력하도록 설계하였다.
즉, 조날 필터(102)는 제6도에 도시한 바와 같이 VLD 및 디멀티플렉서(100)로 부터 출력되는 계수중에서 8x4영역의 계수만을 선택하여 역양자화부(103)로 출력하게 되고 이에 따라 역양자화부(103)의 구현속도는 1/2로 줄어들게 되고 IDCT단위도 8x4로 바뀌게 된다.
조날 필터(102)로 부터 출력되는 계수는 역양자화부(103)에서 양자화값에 따라 역양자화되고, 역양자화부(103)로 부터 출력되는 역양자화된 계수는 역이산 코사인 변환되어 영상신호로 복원된다.
이때 8x4 단위로 IDCT 단위가 변하게 되므로 IDCT부(104)의 함수(function)은 다음과 같이 바뀌어야 한다.
따라서 8x4 IDCT부(104)의 구현시 필요한 연산의 양은 거의 1/4으로 줄게된다.
움직임 보상부(109)와 프레임 메모리(106)에 필요한 프레임 메모리 용량도 역시 1/2로 줄어들게 된다. 따라서 이러한 오디오 디코더의 구현시 전체적으로 필요한 하드웨어의 양은 약 1/2미만으로 줄어들게 된다.
제7도는 이러한 비디오 디코더의 조날 필터(102)와 역양자화부(103)에 해당하는 블럭을 다르게 구현하는 경우를 나타낸다.
즉, 제7도에 도시한 바와 같이 제4도의 비디오 디코더(100)에 저역 통과 플터링된 신호를 8x8 회소 단위로 이산 코사인 변환하는 DCT부(110), DCT부(110)로 부터 출력되는 신호 중에서 8x4화소의 크기에 해당하는 신호를 선택하는 조날 필터(Zonal Filter)(111), 및 역양자화부(103)와 조날 필터(111)로 부터 출력되는 신호를 곱하여 IDCT부(104)로 출력하는 곱셈부(112)를 포함하여 구성한다.
VLD 및 디멀티플렛서(101)로 부터 출력되는 계수는 조날 필터(102)에서 8x4 영역만을 선택하여 역양자화를 수행하고, 이를 바로 8x4 IDCT부(104)에서 IDCT를 수행하지 않는다. 저역통과 필터로 부터 출력되는 h를 역시 8x8 DCT부(110)에서 DCT를 수행하고 이를 역시 다른 조날 필터(111)에서 8x4영역만을 선택하여 이를 역양자화부(103)로 부터 출력되는 신호와 곱셈부(112)에서 곱한 다음 8x4 IDCT부(104)에 입력하게 된다. 이는 DCT가 정확한 주파수 특성을 나타내질 못하므로 얼라이어징(Aliasing)이 생길 수 있으므로 이를 보상해 주기 위한 것이다. 그렇게 하므로서 공간 영역에서 프레임 메모리에 저장된 참고 영상과 전송된 신호로부터 복원된 신호와의 상관성을 높여줄 수 있기때문에 시간축으로 파급되는 에러의 양을 어느 정도 줄일 수 있을 것이다.
IDCT부(104)로 부터 부터 출력되는 영상신호는 움직임 보상부(109)에서 움직임 보상되어 출력되는 영상신호와 가산부(105)에서 가산되고, 가산부(105)로 부터 출력되는 영상신호는 프레임 메모리(106)에서 프레임 단위로 변환된후 슬라이스 버퍼(107)를 통해 라인 단위로 프레임율 변환부(200)로 출력된다. 이때 가산부(105)로 부터 출력되는 영상신호는 프레임 메모리(108)에서 움직임 보상을 위해 프레임 단위로 저장되고 움직임 보상부(109)로 출력된다.
MPEG-2의 비디오 압축규격에서 움직임 보상은 하프 펠(Half-Pel)리졸루션(Resolu-tion)수준을 적용하여 보간하여 상관성을 높이게끔 하였다.
본 발명에서와 같이 조날 필터에서 8x8블럭중 8x4영역만을 선택하여 이에 맞춰 수평으로 1/2로 데시메이션된 영상을 출력하는 디코더를 구현할 경우에는 전송된 하프 펠 리졸루션의 움직임 정보로 부터 수평으로 1/4펠 리졸루션(Quarter Pel Resolution)으로 보간을 통해 움직임 보상을 적용하여 움직임 보상시 발생하는 에러를 상당히 줄일 수 있으며 이는 모의 실험을 통해 입증되었다.
제8도에서는 이러한 움직임 보상을 위한 보간 기법을 예를 들었다.
즉, 전송된 수평 수직의 6비트의 움직임 정보(28)중에서 각각 하위 2비트는 1/4펠 리졸류션으로 까지 보간할 수 있는 정보를 담고 있고 이를 이용하여 보간하는 구체적인 방법은 제8도의 식(29)과 표에 나타내었다.
프레임율 변환부(200)는 제9도에 도시한 바와 같이 비디오 디코더(100)로 부터 출력되는 24Hz 또는 60Hz의 프레임율을 갖는 영상신호를 한 프레임씩 건너 뛰며 쓰고 읽는 FIFO(First In First Out) 메모리(201), 비디오 디코더(100)로 부터 출력되는 24Hz의 프레임율을 갖는 영상신호를 프레임 단위로 저장하는 프레임 메모리(202), FIFO 메모리(201)와 프레임 메모리(202)로 부터 출력되는 영상신호를 멀티플렉싱하는 멀티플렉서(203), 및 비디오 디코더(100)로 부터 출력되는 30Hz의 프레임율을 갖는 영상신호와 멀티플렉서(203)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(204)로 구성된다.
이와 같이 구성되는 프레임율 변환부(200)의 동작을 제10도를 참조하여 설명한다.
비디오 디코더(100)로 부터 출력되는 영상신호가 프레임율이 30Hz인 경우에는 멀티플렉서(204)에서 선택되어 수직 보간부(300)로 출력된다.
또한 비디오 디코더(100)로 부터 출력되는 영상신호가 프레임율이 60Hz인 경우에는 60Hz입력의 FIFO 쓰기 제어신호인 (a)와 같은 쓰기 제어신호에 따라 FIFO메모리(201)에서 한 프레임씩 건너뛰면서 쓰여져서 읽혀지므로서 30Hz로 변환되어 멀티플렉서(203)와 멀티플렉서(204)를 통해 선택되어 수직 보간부(300)로 출력된다.
또한 비디오 디코더(100)로 부터 출력되는 영상신호가 프레임율이 24Hz인 경우에는 FIFO메모리(201)과 프레임 메모리(202)에 동시에 입력된다.
FIFO 메모리(201)에서는 24Hz 입력의 FIFO 읽기 제어신호인(c)에 도시한 바와 같이 4프레임의 입력단위로 입력되는 4개의 프레임을 30Hz의 속도로 읽고 프레임 메모리(202)에서는 24Hz 입력의 프레임 메모리 쓰기 제어신호인 (d)에 도시한 바와 같이 4번째 입력 프레임을 쓴후 24Hz 입력의 프레임 메모리 읽기 제어신호인 (e)에 도시한 바와 같이 30Hz의 속도로 읽어 출력한다. 결국 입력되는 1부터 4번째 프레임은 FIFO 메모리(201)에서 30Hz의 속도로 출력되고 마지막 5번째 출력 프레임은 프레임 메모리(202)에서 4번째 프레임을 한번 더 반복하여 30Hz의 속도로 출력하므로서 24Hz의 영상신호를 30Hz의 영상신호로 출력하게 된다.
여기서 (b)는 24Hz의 입력 동기신호이다.
만약 비디오 디코더 출력이 비월주사식 영상일 경우, 프레임 버퍼를 통해 단위 영상이 필드가 아닌 프레임 단위로 재구성된다.
수직 보간부(300)는 제11도에 도시한 바와 같이 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호의 가중 평균을 계산하는 가중 평균 계산부(310), 프레임율 변환부(200)로 부터 출력되는 1080라인을 갖는 영상신호를 라인 단위로 저장하는 FIFO 메모리(306), 가중 평균 계산부(310)로 부터 출력되는 영상신호를 라인 단위로 저장하는 FIFO 메모리(307), FIFO 메모리(306,307)로 부터 출력되는 영상신호를 멀티플렉싱하는 멀티플렉서(308), 및 프레임율 변환부(200)로 부터 출력되는 1080라인을 갖는 영상신호와 멀티플렉서(308)로 부터 출력되는 영상신호중에서 하나를 선택하여 출력하는 멀티플렉서(309)로 구성된다.
여기서, 가중 평균 계산부(310)의 일실시예는 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호를 라인단위로 지연시키는 라인 버퍼(301), 가중치에 해당하는 계수(K1,K2)를 발생하는 계수 발생부(305), 프레임율 변환부(200)로 부터 출력되는 360라인을 갖는 영상신호에 계수 발생부(305)로 부터 출력되는 계수(K1)을 곱하는 곱셈기(302), 라인 버퍼(401)로부터 출력되는 영상신호에 계수 발생부(305)로 부터 출력되는 계수(K2)를 곱하는 곱셈기(303), 및 곱셈기(302,303)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 FIFO 메모리(307)로 출력하는 가산기(304)로 구성된다.
이와 같이 구성된 수직 보간부(300)의 동작을 제12도를 참조하여 상세히 설명한다.
프레임율 변환부(200)로부터 출력되는 영상신호가 프레임당 1080라인인 경우에는 멀티플렉서(309)에서 선택되어 수평보간부(400)로 출력된다.
또한 프레임율 변환부(200)로 부터 출력되는 영상신호가 프레임당 720라인인 경우에는 이를 1080라인으로 변환해야 한다. 여기서 제안한 방법은 빌리니어 인터폴레이션(Bilinear Interpolation)방법으로 양 라인간의 가중 평균을 이용하는 방법이다.
먼저, 계수 발생부(305)에서 가중치에 해당하는 계수(K1,K2)를 발생하여 각 곱셈기(302,303)로 출력한다. 여기서 발생되는 계수(K1,K2)는 0.625 및 0.375로 발생된 계수(K1,K2)의 합은 항상 '1'이 되어야 한다.
프레임율 변환부(200)로 부터 출력되는 영상신호는 곱셈기(302)에서 계수(K1)와 곱해지고, 프레임율 변환부(200)로 부터 라인 버퍼(301)를 통해 지연되어 출력되는 영상신호는 곱셈기(303)에서 계수(K2)와 곱해진후 가산기(304)에서 가산되어 라인간 가중 평균이 되고, FIFO메모리(307)에 저장된다.
이때 프레임을 변환부(200)로 부터 출력되는 720라인의 영상신호는 FIFO 쓰기 제어신호인 (b)에 도시한 바와 같이 FIFO 메모리(306)에서 2라인 단위로 나누어 첫번째 라인이 쓰여진후 1080라인 출력 동기신호인 (c)의 1080라인 포맷의 속도로 FIFO 메모리 읽기 제어신호인 (d)에 도시한 바와 같이 읽혀져 멀티플렉서(308)로 출력된다. 멀티플렉서(308)는 FIFO 읽기 제어신호 및 선택신호인 (e)에 따라 FIFO 메모리(306,307)로 부터 출력되는 신호를 섞어서 출력하게 된다.
즉, 멀티플렉서(308)는 FIFO 메모리(306)로 부터 출력되는 한 라인의 영상신호를 선택하여 출력한후 FIFO 메모리(307)로 부터 출력되는 2라인의 영상신호를 선택하여 출력하는 것을 반복하고 멀티플렉서(309)는 멀티플렉서(308)로 부터 출력되는 영상신호를 선택하여 출력하게 된다.
여기서 (a)는 720라인 입력 동기신호이다.
가중 평균 계산부(310)의 다른 실시예는 제13도에 도시한 바와 같이 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(311), 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호에 1/4를 곱하는 1/4곱셈기(312), 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호에 1/8를 곱하는 1/8곱셈기(313), 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호에 1/2를 곱하는 1/2곱셈기(314), 1/4곱셈기(312)와 1/8곱셈기(313)로 부터 출력되는 신호를 가산하는 가산기(315), 1/8곱셈기(313)와 1/2곱셈기(314)로 부터 출력되는 신호를 가산하는 가산기(316), 가산기(315)로 부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(317), 라인버퍼(311)로 부터 출력되는 영상신호에 1/4를 곱하는 1/4곱셈기(318), 라인버퍼(311)로 부터 출력되는 영상신호에 1/8를 곱하는 1/8곱셈기(319), 라인버퍼(311)로 부터 출력되는 영상신호에 1/2에 곱하는 1/2곱셈기(320), 1/4곱셈기(318)와 1/8곱셈기(319)로 부터 출력되는 신호를 가산하는 가산기(321), 1/8곱셈기(319)와 1/2곱셈기(320)로 부터 출력되는 신호를 가산하는 가산기(322), 가산기(321, 322)로 부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(323), 및 멀티플렉서(322, 323)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 FIFO 메모리(307)로 출력하는 가산기(324)로 구성된다.
여기서, 멀티플렉서(317)는 가산기(315) 및 가산기(316)의 순서로 출력을 선택하고, 멀티플렉서(323)는 가산기(322) 및 가산기(321)의 순서로 출력을 선택한다.
제13도의 가중 평균 계산부(310)는 계수 발생부(305)와 곱셈기 대신에 가산기와 곱셈기 및 멀티플렉서를 이용한 경우를 나타낸 것으로, 2의 지수로 나누는 연산은 특별한 하드웨어가 필요없기 때문이다.
멀티플렉서(317,323)에서 입력(1)을 선택하는 경우 가산기(315)의 출력과 가산기(322)의 출력이 선택된다. 즉 지연되지 않은 라인에는 0.375를 곱하고 라인 버퍼(311)에서 지연된 라인에는 0.625를 곱한 출력을 더한 라인을 가산기(324)에서 출력하게 된다.
또한 멀티플렉서(317,323)에서 입력(2)을 선택하는 경우 가산기(316))의 출력과 가산기(321)의 출력이 선택된다. 즉 지연되지 않은 라인에는 0.625를 곱하고 라인 버퍼(311)에서 지연된 라인에는 0.375를 곱한 출력을 더한 라인을 가산기(324)에서 출력하게 된다.
프레임을 변환부(200)로 부터 출력되는 라인과 가중평균 계산부(310)의 가산기(324)로 부터 출력되는 라인은 제11도와 동일하게 FIFO 메모리(306,307)에 저장되었다가 멀티플렉서(308,309)에서 선택되어 수평 보간부(400)로 출력된다.
수평 보간부(400)는 제14도에 도시한 바와 같이 수직 보간부(300)로 부터 출력되는 라인당 화소수가 640화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(401), 가중평균 계산부(401)로 부터 출력되는 영상신호를 1:2로 디멀티플렉싱하는 1:2 디멀티플렉서(402), 수직 보간부(401)로 부터 출력되는 라인당 화소수가 640인 영상신호와 1:2 디멀티플렉서(402)로 부터 출력되는 영상신호를 3:1로 멀티플렉싱하는 3:1 멀티플렉서(403), 및 3:1멀티플렉서(403)로 부터 출력되는 영상신호와 수직 보간부(300)로 부터 출력되는 라인당 화소수가 960인 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(404)로 구성된다.
여기서, 가중 평균 계산부(401)는 수직 보간부(300)로 부터 출력되는 라인당 화소수가 640화소인 영상신호를 래치하는 래치(405), 가중치에 해당하는 계수(K3,K4)를 발생하는 계수 발생부(409), 수직 보간부(300)로 부터 출력되는 라인당 화소수가 640화소인 영상신호에 계수 발생부(409)로 부터 출력되는 계수(K3)를 곱하는 곱셈기(406), 래치(405)로 부터 출력되는 영상신호에 계수 발생부(409)로 부터 출력되는 계수(K4)를 곱하는 곱셈기(407), 및 곱셈기(406,407)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 1:2 디멀티플렉서(402)로 출력하는 가산기(408)로 구성된다.
이와 같이 구성되는 수평 보간부(400)의 동작을 제15도를 참조하여 설명한다.
수평부간부(400)에서는 영상의 액티브 영역이 960 x 1080인 영상을 출력하게 된다.
수직 보간부(300)와 마찬가지로 수평 해상도가 960화소인 영상은 멀티플렉서(404)로 입력되어 선택된다.
또한 수평해상도가 640 화소인 영상은 래치(405)를 통해 1화소 지연되어 출력된다. 이때 계수 발생부(409)에서 가중치에 해당하는 계수(K3,K4)를 발생하여 각 곱셈기(406,407)로 출력한다. 여기서 발생되는 계수(K3,K4)는 0.625 및 0.375로 발생된 계수(K3,K4)의 합은 항상 '1'이 되어야 한다. 수직 보간부(300)로 부터 출력되는 영상신호는 곱셈기(406)에서 계수(K3)와 곱해지고, 수직보간부(300)로 부터 래치(405)를 통해 지연되어 출력되는 영상신호는 곱셈기(407)에서 계수(K4)와 곱해진후 가산기(408)에서 가산되어 라인간 가중 평균이 되고, 1:2 디멀티플렉서(402)를 거쳐 2위상으로 나뉘어진다. 1:2 디멀티플렉서(402)로 부터 출력되는 신호는 (b)(c)에 도시한 바와 같다. 1:2 디멀티플렉서(402)로 부터 출력되는 신호는 3:1 멀티플렉서(403)에서 지연되지 않은 신호, 즉 수직 보간부(300)로 부터 출력되는 신호와 함께 샘플 클럭인 (d)에 따라 3:1 멀티플렉싱이 수행되어 최종 960화소로 변환된 출력(e)을 얻게 된다.
즉, 3:1멀티플렉서(403)는 수직 보간부(300)로 부터 출력되는 한 화소의 영상신호를 선택하여 출력한후 1:2 디멀티플렉서(402)로 부터 출력되는 2화소의 영상신호를 선택하여 출력하는 것을 반복하고 멀티플렉서(404)는 3:1멀티플렉서(403)로 부터 출력되는 영상신호를 출력하게 된다.
여기서 (a)는 입력 샘플 클럭이다.
가중 평균 계산부(401)의 다른 실시예는 제16도에 도시한 바와 같이 수직 보간부(300)로 부터 출력되는 라인당 640화소인 영상신호를 화소 단위로 지연시키는 래치(410), 수직 보간부(300)로 부터 출력되는 라인당 640 화소인 영상신호에 1/4를 곱하는 1/4곱셈기(411), 수직 보간부(300)로 부터 출력되는 라인당 640화소인 영상신호에 1/8를 곱하는 1/8곱셈기(412), 수직보간부(300)로 부터 출력되는 라인당 640화소인 영상신호에 1/2를 곱하는 1/2곱셈기(413), 1/4곱셈기(411)와 제1 1/8곱셈기(412)로 부터 출력되는 신호를 가산하는 가산기(414), 1/8곱셈기(412)와 제1 1/2곱셈기(413)로 부터 출력되는 신호를 가산하는 가산기(415), 가산기(414,415)로 부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(416), 래치(410)로 부터 출력되는 영상신호에 1/4를 곱하는 1/4곱셈기(417), 래치(410)로 부터 출력되는 영상신호에 1/8를 곱하는 1/8곱셈기(418), 래치(410)로 부터 출력되는 영상신호에 1/2를 곱하는 1/2곱셈기(419), 1/4곱셈기(417)와 1/8곱셈기(418)로 부터 출력되는 신호를 가산하는 가산기(420), 1/8곱셈기(418)와 1/2곱셈기(419)로 부터 출력되는 신호를 가산하는 가산기(421), 가산기(420,421)로 부터 출력되는 신호를 멀티플렉싱하는 멀티플렉서(422), 및 멀티플렉서(421,422)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 1:2디멀티플렉서(402)로 출력하는 가산기(423)로 구성된다.
여기서 멀티플렉서(416)는 가산기(415) 및 가산기(414)의 순서로 출력을 선택하고, 멀티플렉서(422)는 가산기(420) 및 가산기(421)의 순서로 출력을 선택한다.
이와 같이 구성되는 가중 평균 계산부(401)이 동작을 설명한다.
제16도의 가중 평균 계산부(401)는 계수 발생부(409)와 곱셈기 대신에 가산기와 곱셈기 및 멀티플렉서를 이용한 경우를 나타낸 것이다.
멀티플렉서(416,422)에서 입력(1)을 선택하는 경우 가산기(415)로 부터 출력되는 신호와 가산기(420)로부터 출력되는 신호가 선택된다. 즉 지연되지 않은 화소에는 0.625을 곱하고 래치(410)에서 지연된 화소에는 0.375을 곱한 출력을 더한 화소를 가산기(423)에서 출력하게 된다.
또한, 멀티플렉서(416,422)에서 입력(2)을 선택하는 경우 가산기(414)로 부터 출력되는 신호와 가산기(421)로부터 출력되는 신호가 선택된다. 즉 지연되지 않은 화소에는 0.375을 곱하고 래치(410))에서 지연된 화소에는 0.625을 곱한 출력을 더한 화소를 가산기(423)에서 출력하게 된다.
수직 보간부(300)로 부터 출력되는 화소와 가중평균 계산부(401)의 가산기(423)로 부터 출력되는 화소는 제14도와 동일하게 1:2 디멀티플렉서(402)와 3:1 멀티플렉서(403)를 통해 디멀티플렉싱 및 멀티플렉싱된후 멀티플렉서(404)에서 선택되어 출력된다.
본 발명에 의한 간이형 HDTV 수신장치의 다른 실시예는 제17도에 도시한 바와 같이 전송된 비트 스트림을 디코딩하여 수평으로 1/2 데시메이션된 영상신호를 출력하는 비디오 디코더(100), 비디오 디코더(100)로 부터 출력되는 영상신호의 프레임율을 60Hz로 변환하는 프레임율 변환부(700), 프레임율 변환부(700)로 부터 출력되는 비월주사식의 영상신호를 순차주사식의 영상신호로 변환하는 순차주사식 변환부(800), 순차주사식 변환부(800)로 부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 720라인으로 변환하는 수직 라인 변환부(900), 수직라인 변환부(900)로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 640화소로 변환하는 수평 화소변환부(1000), 수평 화소 변환부(1000)로 부터 출력되는 영상신호를 프레임율이 60Hz인 영상신호로 변환하는 프레임 메모리(1100), 프레임을 변환부(700)로 부터 출력되는 영상신호와 프레임 메모리(1100)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(1200), 및 멀티플렉서(1200)로 부터 출력되는 영상신호의 수평 해상도를 높이기 위해 수평 방향으로 1:2 수평 보간을 수행하여 멀티플렉서(1200)로 부처 출력되는 영상신호의 액티브 영역의 라인당 화소수를 1280화소롤 변환하는 1:2 수평 화소 보간부(1300)로 구성되어, 최종적으로 액티브 영역이 1280 x 720 화소인고 프레임율이 60Hz인 순차주사식 영상을 출력한다.
비디오 디코더(100)는 제3도의 비디오 디코더(100)와 동일하게 구성된다. 즉 비디오 디코더(100)는 제4도 및 제7도에 도시한 바와 같이 구성되어 HDTV 비트 스트림을 입력으로 수평으로 1/2로 데시메이션된 영상을 출력하게 되고, 이러한 영상의 프레임율은 24Hz, 30Hz, 60Hz가 될 수 있다.
비디오 디코더(100)로 부터 출력되는 720라인의 순차주사식 영상은 60Hz로 변환되고 1080라인의 연상신호는 프레임을 변환부(700)에서 프레임 단위의 30Hz로 변환되게 된다.
이러한 프레임을 젼환부(700)의 출력 중에서 720라인의 영상은 멀티플렉서(1200)에서 선택되어 1:2 수평 화소보간부(1300)를 거쳐 1280 x 720 화소로 프레임율이 60Hz인 순차주사식 영상으로 출력된다.
프레임율 변환부(700)로 부터 출력되는 1080라인의 영상은 순차주사식 변환부(800)를 거쳐 입력이 비월주사식인 경우에는 순차주사식으로 변환되게 된다. 그런후 수직 라인 변환부(900)에서 수직 주사선수가 720라인으로 변환되고, 수평 화소 변환부(1000)를 거치면서 640 x 720 화소로 30Hz인 영상으로 출력되고, 프레임 메모리(1100)를 통해 프레임율이 30Hz에서 60Hz로 쉽게 변환되어 출력된다.
이러한 출력은 역시 멀티플렉서(1200)에서 선택되어 1:2 수평 화소 보간부(1300)를 거쳐 액티브 영역이 1280x720인 순차주사식 영상으로 출력된다.
프레임율 변환부(700)는 제18도에 도시한 바와 같이 오디오 디코더(100)로 부터 출력되는 24Hz의 프레임율을 갖는 영상신호를 쓰고 읽는 FIFO(First In First Out) 메모리(701), 비디오 디코더(100)로 부터 출력되는 24Hz 및 30Hz의 프레임율을 갖는 영상신호를 프레임 단위로 저장하는 프레임 메모리(702), FIFO 메모리(701)와 프레임 메모리(702)로 부터 출력되는 영상신호를 멀티플렉싱하는 멀티플렉서(703), 멀티플렉서(703)로 부터 출력되는 영상신호를 프레임 단위로 저장하는 프레임 버퍼(704), 멀티플렉서(703)와 프레임 버퍼(704)로 부터 출력되는 영상신호중에서 하나를 선택하여 출력하는 멀티플렉서(705), 및 비디오 디코더(100)로 부터 출력되는 30Hz의 프레임율을 갖는 영상신호와 멀티플렉서(705)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(706)로 구성된다.
이와 같이 구성되는 프레임율 변환부(700)를 제19도를 참조하여 설명한다.
비디오 디코더(100)로 부터 출력되는 영상이 프레임율이 60Hz인 영우에는 멀티플렉서(706)에서 선택되어 출력된다.
또한 비디오 디코더(100)로 부터 출력되는 영상이 24Hz인 경우에는 먼저 24Hz 입력 동기신호(b)에 따라 입력되는 영상을 4프레임 단위로 구성한다음 FIFO 메모리(701)에서 24Hz 입력의 FIFO 메모리 읽기 제어신호(c)에 따라 읽어 30Hz 속도록 변환하고, 출력의 5번째 프레임은 입력의 4번째 프레임을 프레임 메모리(702)에 24Hz 입력의 프레임 메모리 쓰기 제어 신호(d)에 따라 저장한 뒤 24Hz 입력의 프레임 메모리 읽기 제어신호(e)에 따라 30Hz 속도록 변환하여 멀티플렉서(703)를 통해 삽입하면 된다.
이때 입력이 30Hz의 비월주사식 영상인 경우에는 프레임 메모리(702)를 통해 프레임 단위로 스캐닝을 변환하게 된다.
이렇게 변환된 30Hz의 영상은 포맷이 640x720 인 경우에만 프레임 버퍼(704)를 통해 60Hz로 변환된다. 그래서 프레임율 변환부(700)의 최종 출력은 960x1080으로 30Hz이거나 60x720으로 60Hz가 되게 된다.
여기서(a)는 30Hz입력의 동기신호이다.
순차주사식 변환부(800)는 제20도에 도시한 바와 같이 프레임율 변환부(700)로 부터 출력되는 비월주사식의 영상신호를 라인 단위로 지연시키는 라인 버퍼(801), 라인 버퍼(801)로 부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 버퍼(802), 프레임율 변환부(700)와 라인 버퍼(801,802)로 부터 출력되는 영상신호를 3-포인트 메디안 필터링하는 3-포인트 메디안 필터(803), 프레임율 변환부(700)와 라인 버퍼(802)로 부터 출력되는 영상 신호의 평균값을 계산하는 가산기(804)와 1/2곱셈기(805), 해당 부위가 움직임부인지 정지부인지를 판단하는 움직임부/정지부 판단부(807), 움직임부/정지부 판단부(807)의 제어에 따라 3-포인트 메디안 필터(803)와 1/2곱셈기(805)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(806), 및 라인 버퍼(801)와 멀티플렉서(806)로 부터 출력되는 영상신호를 멀티플렉싱하여 출력하는 멀티플렉서(808)로 구성된다.
순차주사식 변환부(800)의 주 개념은 시간축으로의 3-포인트 메디안 필터와 필드내에서 라인간 평균을 계산하여 움직임 부위에 해당하면 라인간 평균을 선택하고 정지부위로 판단되면 메디안 필터의 출력을 선택하여 보간하게끔 하는 것이다.
입력되는 영상은 항상 프레임 단위로 변환되었기 때문에 라인 버퍼(801,802)를 사용하면 시간축으로 3포인트를 얻을 수 있다.
즉, 첫 라인버퍼(801)의 출력으로 시간축으로 다른 이븐 필드의 라인을 얻을 수 있다.
움직임부/정지부 판단부(807)에서 움직임 단위로 판단되면 가산기(804)와 1/2곱셈기(805)를 통해 계산된 라인간 평균값이 멀티플렉서(806)에서 선택되어 출력되고, 정지부위로 판단되면 3-포인트 메디안 필터(803)로 부터 출력되는 신호가 멀티플렉서(806)에서 선택되어 출력된다. 이와 같이 멀티플렉서(806)에서 선택되어 출력되는 신호는 다시 멀티플렉서(808)에서 선택되어 수직 라인 변환부(900)로 최종 출력된다.
만약 입력이 순차주사식 영상인 경우에는 멀티플렉서(808)를 통해 변환 과정을 거치지 않고 선택되게 된다.
수직 라인 변환부(900)는 제21도에 도시한 바와 같이 순차주사식 변환부(800)로 부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 버퍼(901), 순차주사식 변환부(800)와 라인 버퍼(901)로 부터 출력되는 영상신호의 평균값을 계산하는 가산기(902)와, 1/2곱셈기(903), 1/2곱셈기(903)로 부터 출력되는 영상신호를 저장하는 FIFO메모리(904), 라인 버퍼(901)로 부터 출력되는 영상신호를 저장하는 FIFO메모리(905), 및 FIFO 메모리(904,905) 부터 출력되는 영상신호를 멀티플렉싱하는 멀티플렉서(906)로 구성된다.
이와 같이 구성되는 수직 라인 변환부(900)를 제22도를 참조하여 설명한다.
수직 라인 변환부(900)는 1080라인을 720라인으로 변환해야 하므로 3:2 비율로 변환해야 한다.
먼저, 라인 퍼버(901)와 가산기(902) 및 1/2곱셈기(903)를 이용하여 입력 라인 동기 신호(a)에 따라 입력되는 영상의 라인간 평균을 게산하고 입력 라인과 게산된 라인간 평균을 FIFO 메모리 스기 제어신호(c)에 따라 쓴다. 도한 라인 버퍼(901)에서 지연된 영상을 FIFO 메모리 쓰기 제어신호(b)에 따라 쓴다. 이와 같이 FIFO 메모리(904,905)에 쓰여진 영상은 멀티플렉서(906)에서 출력 라인 동기신호(d)에 따라 선택되어 720라인으로 변환되어 최종적으로 출력된다.
수평 화소 변환부는(100)는 제23도에 도시한 바와 같이 수직 라인 변환부(900)로 부터 출력되는 영상신호를 최소단위로 지연시키는 래치(1001), 수직 라인 변환부(900)와 래치(1001)로 부터 출력되는 영상신호의 평균값을 계산하는 가산기(1002)와 1/2곱셈기(1003), 1/2곱셈기(1003)로 부터 출력되는 영상신호를 화소단위로 저장하는 래치(1005), 및 래치(1004,1005)로 부터 출력되는 영상신호를 멀티플렉싱하여 출력하는 멀티플렉서(1006)로 구성된다.
이와 같이 구성된 수평 화소 변환부(1000)를 제24도를 참조하여 설명한다.
입력의 샘플 동기신호(a)에 따라 입력되는 영상을 래치(1001)와 가산기(1002) 및 1/2곱셈기(1003)를 이용하여 인접하는 화소간의 평균을 계산하고 래치 제어신호(c)에 따라 래치(1004)에 래치한다. 또한 래치(1001)로 부터 출력되는 영상을 래치 제어신호(b)에 따라 래치(1005)에 래치한다.
즉 래치(1004,1005)에 로드하는 타이밍을 조절하여 입력된 화소와 화소간 평균을 적절히 섞어주므로서 원하는 640화소로 변환한다.
다시말해서 래치 제어신호(b)(c)에 의해 래치(1005)로 부터 출력되는 회소(d)와 래치(1004)로 부터 출력되는 화소(e)는 출력의 샘플 동기신호(f)에 따라 멀티플렉서(1006)에서 선택되어 640 화소로 변환되어 최종적으로 출력된다.
1:2 수평화소 보간부(1300)는 제25도에 도시한 바와 같이 멀티플렉서(1200)로 부터 출력되는 영상신호를 화소단위로 지연시키는 래치(1301), 멀티플렉서(1300)와 래치(1301)로 부터 출력되는 영상신호의 평균값을 계산하는 가산기(1302)와 1/2곱셈기(1303),1/2곱셈기(1303)로 부터 출력되는 영상신호를 화소단위로 저장하는 래치(1304), 래치(1301)로 부터 출력되는 영상신호를 화소단위로 저장하는 래치(1305), 및 래치(1304,1305)로 부터 출력되는 영상신호를 멀티플렉싱하여 출력하는 멀티플렉서(1306)로 구성된다.
여기서 래치(1301), 가산기(1302), 및 1/2곱셈기(1303)는 필터로 탭수를 늘려 복잡한 인터폴레이션 필터(Interpolation Filter)로 적용할 수 있다.
이와 같이 구성되는 1:2 수평 보간부(1300)의 동작을 제26도를 참조하여 설명한다.
입력의 샘플 동기신호(a)에 따라 입력되는 영상을 래치(1301)와 가산기(1302) 및 1/2곱셈기(1303)를 이용하여 인접하는 화소간의 평균이 계산되어 필터링되고 래치(1304)에 래치된다. 또한 래치(1301)로 부터 출력되는 영상을 래치(1305)에 래치한다. 즉 래치(1304,1305)에 로드하는 타이밍을 조절하여 입력된 회소와 화소간 평균을 적절히 섞어주므로서 원하는 1280 화소로 변환한다.
다시말해서 래치(1305)로 부터 출력되는 화소와 래치(1304)로 부터 출력되는 화소는 출력의 샘플 동기신호(b)에 따라 멀티플렉서(1306)에서 선택되어 1280 화소로 변환되어 최종적으로 출력된다.
이상에서 설명한 바와 같이 본 발명은 비디오 디코더를 HDTV 비트 스트림을 받아 HDTV 영상보다 수평해상도가 1/2정도되는 비디오를 출력하도록 구현하므로서 필요한 논리회로의 양과 메모리의 크기를 대폭 줄여 HDYV 수신장치를 저가로 구현하여 상품화할 수 있는 효과가 있다.

Claims (15)

  1. 방송국으로 부터 전송된 비트스트림을 가변길이 디코딩하고 분리하는 VLD 및 디멀티플렉서부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 양자화값과 계수값을 포함하는 매크로블럭의 영역보다 적은 영역에 대해서 양자화값 및 계수를 선택하는 데시메에션부와, 상기 데시메에션부로 부터 선택된 양자화값에 따라 역양자화를 실행하는 역양자화부와, 상기 역양자화부로 부터 출력되는 출력값에 따라 역이산코사인 변환하는 IDCT부와, 상기 IDCT부로 부터 출력되는 영상신호를 가산하는 가산부와, 상기 VLD 및 디멀티플렉서부에서 출력되는 움직임 정보에 따라 움직임보상을 실행하여 상기 가산부로 출력하는 움직임보상부를 가지는 디코더와, 상기 디코더에서 출력되는 영상신호에 대해 디스플레이 하고자 하는 포맷으로 변환하는 포맷변환부를 구비하여 구성됨을 특징으로 하는 간이형 HDTV 수신장치.
  2. 제1항에 있어서, 상기 데시메에션부는 조날필터임을 특징으로 하는 간이형 HDTV 수신장치.
  3. 제2항에 있어서, 상기 조날 필터는 상기 VLD 및 디멀티플렉서로부터 출력되는 양자화값과 계수중에서 8 x 4 화소의 크기에 해당하는 영역의 양자화 값 및 계수를 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  4. 제3항에 있어서, 상기 조널 필터는 8 x 4 화소의 크기에 해당하는 매크로 블럭 버퍼로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  5. 제3항에 있어서, 상기 포맷변환부는 상기 비디오 디코더로 부터 출력되는 영상신호의 프레임율을 30Hz로 변환하는 프레임율 변환부와, 상기 프레임율 변환부로 부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 1080라인으로 변환하는 수직보간부와, 상기 수직보간부로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 960 화소로 변환하는 수평보간부를 구비함을 특징으로 하는 간이형 HDTV 수신장치.
  6. 제2항에 있어서, 상기 IDCT부는 상기 역양자화부로 부터 출력되는 역양자화된 계수를 8 x 4 화소 단위로 역이산 코사인 변환하여 영상신호를 복원하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  7. 제5항에 있어서, 상기 프레임율 변환부는 상기 비디오 디코더로 부터 출력되는 24Hz 또는 60Hz의 프레임율을 갖는 영상신호를 한 프레임씩 건너 뛰며 쓰고 읽는 FIFO(First In First Out) 메모리(201)와, 상기 비디오 디코더로 부터 출력되는 24Hz의 프레임율을 갖는 영상신호를 프레임 단위로 저장하는 프레임 메모리와(202), 상기 FIFO 메모리(201)와 프레임 메모리(202)로 부터 출력되는 영상신호를 멀티플렉싱하는 제1멀티플렉서(203)와, 상기 비디오 디코더로 부터 출력되는 30Hz의 프레임율을 갖는 영상신호와 제1 멀티플렉서(203)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(204)로 구비되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  8. 제5항에 있어서, 상기 수직 보간부는 상기 프레임율 변환부로 부터 출력되는 720라인을 갖는 영상신호의 가중 평균을 계산하는 가중 평균 계산부(310)와, 상기 프레임율 변환부로 부터 출력되는 1080라인을 갖는 영상신호를 라인 단위로 저장하는 FIFO 메모리(306), 상기 가중 평균 계산부로 부터 출력되는 영상신호를 라인 단위로 저장하는 FIFO 메모리(307)와, 상기 FIFO 메모리(306,307)로 부터 출력되는 영상신호를 멀티플렉서하는 제3멀티플렉서(308), 및 상기 프레임율 변환부로 부터 출력되는 1080라인을 갖는 영상신호와 제3멀티플렉서(308)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제4멀티플렉서(309)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  9. 제8항에 있어서, 상기 가중 평균 계산부(310)는, 상기 프레임율 변환부로 부터 출력되는 720라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(301), 가중치에 해당하는 제1및 제2계수(K1,K2)를 발생하는 계수 발생부(305), 상기 프레임율 변환부로 부터 출력되는 360라인을 갖는 영상신호에 상기 계수 발생부(305)로 부터 출력되는 제1계수(K1)를 곱하는 제1곱셈기(302), 상기 라인 버퍼(401)로 부터 출력되는 영상신호에 상기 계수 발생부(305)로 부터 출력되는 제2계수(K2)를 곱하는 제2곱셈기(303), 및 상기 제1및 제2곱셈기(302,303)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 제2FIFO 메모리(307)로 출력하는 가산기(304)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  10. 제8항에 있어서, 상기 가중 평균 계산부(310는 상기 프레임율 변환부로 부터 출력되는 720라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(311), 상기 프레임율 변환부로 부터 출력되는 720라인을 갖는 영상신호에 1/2를 곱하는 제1 1/4곱셈기(312), 상기 프레임율 변환부로 부터 출력되는 720라인을 갖는 영상신호에 1/8를 곱하는 제1 1/8곱셈기(313), 상기 프레임율 변환부로 부터 출력되는 720라인을 갖는 영상신호에 1/2를 곱하는 제1 1/2곱셈기(314), 상기 제1 1/4곱셈기(312)와 제1 1/8곱셈기(313)로 부터 출력되는 신호를 가산하는 제1가산기(315), 상기 제1 1/8곱셈기와 제1 1/2곱셈기(314)로 부터 출력되는 신호를 가산하는 제2가산기(316), 상기 제1및 제2가산기(315)(316)로 부터 출력되는 신호를 멀티플렉싱하는 제5멀티플렉서(317), 상기 라인버퍼(311)로 부터 출력되는 영상신호에 1/4를 곱하는 제2 1/4곱셈기(318), 상기 라인버퍼(311)로 부터 출력되는 영상신호에 1/8를 곱하는 제2 1/8곱셈기(319), 상기 라인버퍼(311)로 부터 출력되는 영상신호에 1/2를 곱하는 제2 1/2곱셈기(320), 상기 제2 1/4곱셈기(318)와 제2 1/8곱셈기(319)로 부터 출력되는 신호를 가산하는 제3가산기(321), 상기 제2 1/8곱셈기(319)와 제2 1/2곱셈기(320)로 부터 출력되는 신호를 가산하는 제4가산기(322), 상기 제3 및 제4 가산기(321,322)로 부터 출력되는 신호를 멀티플렉싱하는 제6 멀티플렉서(323), 및 상기 제5 및 제6 멀티플렉서(317,323)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 제2FIFO 메모리(307)로 출력하는 제5가산기(324)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  11. 제10항에 있어서, 상기 제5멀티플렉서(317)는 상기 제1가산기(315) 및 제2가산기(316)의 순서로 출력을 선택하고, 상기 제6멀티플렉서(323)는 상기 제4 가산기(322)및 제3가산기(321)의 순서로 출력을 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  12. 제1항에 있어서, 상기 수평 보간부는 상기 수직 보간부로 부터 출력되는 라인당 640화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(401), 상기 가중평균 계산부(401)로 부터 출력되는 영상신호를 1:2로 디멀티플렉싱하는 1:2 디멀티플렉서(402), 상기 수직 보간부로 부터 출력되는 라인당 화소수가 640인 영상신호와 상기 1:2 디멀티플렉서(402)로 부터 출력되는 영상신호를 3:1로 멀티플렉싱하는 3:1 멀티플렉서(403), 및 상기 3:1멀티플렉서(403)로 부터 출력되는 영상신호와 상기 수직 보간부로 부터 출력되는 라인당 화소수가 960인 영상신호 중에서 하나를 선택하여 출력하는 제7멀티플렉서(404)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  13. 제12항에 있어서, 상기 가중 평균 계산부(401)는 상기 수직 보간부로 부터 출력되는 라인당 화소수가 640화소인 영상신호를 래치하는 래치(405), 가중치에 해당하는 제3및 제4계수(K3,K4)를 발생하는 계수 발생부(409), 상기 수직 보간부로 부터 출력되는 라인당 화소수가 640화소인 영상신호에 상기 계수 발생부(409)로부터 출력되는 제3계수(K3)를 곱하는 제3곱셈기(406), 상기 래치(405)로 부터 출력되는 영상신호에 상기 계수 발생부(409)로 부터 출력되는 제4계수(K4)를 곱하는 제4곱셈기(407), 및 상기 제3및 제4곱셈기(406,407)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:2 디멀티플렉서(402)로 출력하는 제6가산기(408)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  14. 제12항에 있어서, 상기 가중 평균 계산부(401)는 상기 수직 보간부로 부터 출력되는 라인당 640화소인 영상신호를 화소 단위로 지연시키는 래치(410), 상기 수직 보간부로 부터 출력되는 라인당 640 화소인 영상신호에 1/4를 곱하는 제3 1/4곱셈기(411), 상기 수직 보간부로 부터 출력되는 라인당 640화소인 영상신호에 1/8를 곱하는 제3 1/8곱셈기(412),상기 수직보간부로 부터 출력되는 라인당 640화소인 영상신호에 1/2를 곱하는 제3 1/2곱셈기(413), 상기 제2 1/4곱셈기(411)와, 제3 1/8곱셈기(412)로 부터 출력되는 신호를 가산하는 제7가산기(414), 상기 제3 1/8곱셈기(412)와 제3 1/2곱셈기(413)로 부터 출력되는 신호를 가산하는 제8가산기(415), 상기 제7및 제8가산기(414,415)로 부터 출력되는 신호를 멀티플렉싱하는 제8멀티플렉서(416), 상기 래치(410)로 부터 출력되는 영상신호에 1/4를 곱하는 제4 1/4곱셈기(417), 상기 래치(410)로 부터 출력되는 영상신호에 1/8를 곱하는 제4 1/8곱셈기(418), 상기 래치(410)로 부터 출력되는 영상신호에 1/2를 곱하는 제4 1/2곱셈기(419), 상기 제4 1/4곱셈기(417)와 제4 1/8곱셈기(418)로 부터 출력되는 신호를 가산하는 제9가산기(420), 상기 제4 1/8곱셈기(418)와 제4 1/2곱셈기(419)로 부터 출력되는 신호를 가산하는 제10가산기(421),상기 제9및 제10 가산기(420,421)로 부터 출력되는 신호를 멀티플렉싱하는 제9 멀티플렉서(422), 및 상기 제8및 제9 멀티플렉서(416,422)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:2 디멀티플렉서(402)로 출력하는 제11가산기(423)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  15. 제14항에 있어서, 상기 제8 멀티플렉서(416)는 상기 제8가산기(415) 및 제7가산기(414)의 순서로 출력을 선택하고, 상기 제9멀티플렉서(422)는 상기 제9가산기(420)및 제10가산기(421)의 순서로 출력을 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
KR1019940035565A 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치 KR0151212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035565A KR0151212B1 (ko) 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035565A KR0151212B1 (ko) 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치

Publications (2)

Publication Number Publication Date
KR960028421A KR960028421A (ko) 1996-07-22
KR0151212B1 true KR0151212B1 (ko) 1998-10-15

Family

ID=19402618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035565A KR0151212B1 (ko) 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치

Country Status (1)

Country Link
KR (1) KR0151212B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331434B2 (en) 2004-03-04 2012-12-11 Samsung Electronics Co., Ltd. Method and apparatus for video coding, predecoding, and video decoding for video streaming service, and image filtering method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331434B2 (en) 2004-03-04 2012-12-11 Samsung Electronics Co., Ltd. Method and apparatus for video coding, predecoding, and video decoding for video streaming service, and image filtering method
US8929436B2 (en) 2004-03-04 2015-01-06 Samsung Electronics Co., Ltd. Method and apparatus for video coding, predecoding, and video decoding for video streaming service, and image filtering method

Also Published As

Publication number Publication date
KR960028421A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR950012664B1 (ko) 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
USRE37057E1 (en) Apparatus and method for converting an HDTV signal to a non-HDTV signal
US6151075A (en) Device and method for converting frame rate
US6104753A (en) Device and method for decoding HDTV video
JPH07162870A (ja) ビデオ信号符号化装置
KR100561214B1 (ko) 블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법
JP2000500318A (ja) 適応画像遅延装置
US5430490A (en) Scanning format converting circuit using motion vectors
US6950466B2 (en) Apparatus for receiving moving pictures
US5801777A (en) Device and method for decoding digital video data
US20010016010A1 (en) Apparatus for receiving digital moving picture
KR100442229B1 (ko) 간이형hdtv비디오디코더및디코딩방법
GB2334644A (en) Decoding high definition TV signals for display as standard definition TV
JPH04330884A (ja) 多重信号受信装置
KR0151212B1 (ko) 간이형 에이치디티브이 수신장치
KR20020011247A (ko) 디지털 텔레비젼의 화질 향상장치 및 방법
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
KR960013648B1 (ko) 에이치디티브이(hdtv) 수신장치
KR100311009B1 (ko) 공통 포맷을 이용하는 영상 포맷 변환 장치와 그 방법
KR960002047B1 (ko) 525라인 순차주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv) 수신장치 및 에치디티브이 영상포맷 변환방법
KR960007202B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960010496B1 (ko) 에이치디티브이(hdtv) 수신장치
KR960012018B1 (ko) 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치
KR950012667B1 (ko) 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치
KR970000166B1 (ko) 에이치디티브이(hdtv) 수신장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee