KR960028421A - 간이형 에이치디티브이 수신장치 - Google Patents

간이형 에이치디티브이 수신장치 Download PDF

Info

Publication number
KR960028421A
KR960028421A KR1019940035565A KR19940035565A KR960028421A KR 960028421 A KR960028421 A KR 960028421A KR 1019940035565 A KR1019940035565 A KR 1019940035565A KR 19940035565 A KR19940035565 A KR 19940035565A KR 960028421 A KR960028421 A KR 960028421A
Authority
KR
South Korea
Prior art keywords
output
signal output
multiplier
image signal
video signal
Prior art date
Application number
KR1019940035565A
Other languages
English (en)
Other versions
KR0151212B1 (ko
Inventor
이동호
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019940035565A priority Critical patent/KR0151212B1/ko
Publication of KR960028421A publication Critical patent/KR960028421A/ko
Application granted granted Critical
Publication of KR0151212B1 publication Critical patent/KR0151212B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 에이치디티브이(HDTV)를 시청할 수 있도록 하기 위해 HDTV 수신장치에 관한 것으로, 특히 수평르로 해상도가 실제 HDTV영상의 반정도인 영상을 출력하는 지디오 디코더를 이용하여 전체적으로 하드웨어의 양을 반이하로 줄일 수 있고, HDTV모니터 또는 간이형 모니터에 나타낼 수 있는 영상을 출력하는 간이형 HDTV수신장치에 관한 것이다.
이를 위해 본 발명은 전송된 비트 스트림을 디코딩하여 수평으로 1/2 데시메이션된 영상신호를 출력하는 비디오 디코더(100), 상기 비디오 디코더(100)로 부터 출력되는 영상신호의 프레임율을 30㎐로 변환하는 프레임율 변환부(200), 상기 프레임을 변환부(200)로 부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 1080라인으로 변환하는 수직 보간부(300), 상기 수직보간부(300)로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 960화소로 변환하는 수평 보간부(400), 상기 수평 보간부(400)로 부터 출력되는 영상신호를 비월주사식의 포맷으로 변환하는 비월주사식 변환부(500), 및 상기 비월주사식 변환부(500)로 부터 출력되는 영상신호의 수평 해상도를 높이기 위해 수평방향으로 1:2 수평 보간을 수행하여 상기 비월주사식 변환부(500)로 부터 출력되는 영상신호의 액티브영역의 라인당 화소수를 1920화소로 변환하는 1:2 수평 보간부(600)로 구성된다.

Description

간이형 에이치디티브이 수신장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 간이형 HDTV 수신장치의 일실시예의 구성도, 제4도는 제3도의 비디오 디코더의 세부 구성도, 제5도는 DCT를 이용한 일반적인 영상의 데시메이션 방법을 나타낸 도면.

Claims (26)

  1. 전송된 비트 스트림을 디코딩하여 수평으로 1/2 데시메이션된 영상신호를 출력하는 비디오 디코더(100), 상기 비디오 디코더(100)로 부터 출력되는 영상신호의 프레임율을 30㎐로 변환하는 프레임을 변환부(200), 상기 프레임을 변환부(200)로 부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 1080라인으로 변환하는 수직 보간부(300), 상기 수직보간부(300)로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 960화소로 변환하는 수평 보간부(400), 상기 수평 보간부(400)로 부터 출력되는 영상신호를 비월주사식의 포맷으로 변환하는 비월주사식 변환부(500), 및 상기 비월주사식 변환부(500)로 부터 출력되는 영상신호의 수평 해상도를 높이기 위해 수평 방향으로 1:2 수평 보간을 수행하여 상기 비월주사식 변환부(500)로 부터 출력되는 영상신호의 액티브 영역의 라인당 화소수를 1920화소로 변환하는 1:2 수평 보간부(600)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  2. 제1항에 있어서, 상기 비디오 디코더(100)는 전송된 비트스트림을 가변 길이 디코딩하고 분리하는 VLD(Variable Length Decoder)및 디멀티플렉서(101), 상기 VLD및 디멀티플렉서(101)로 부터 출력되는 양자화 값과 계수 중에서 매크로블럭 크기의 1/2에 해당하는 영역의 양자화값 및 계수를 선택하는 제1조날필터(Zonal Filter)(102), 상기 제1조날 필터(102)로 부터 출력되는 계수를 양자화값에 따라 양자화하는 양자화부(103), 상기 양자화부(103)로 부터 출력되는 양자화된 계수를 역이산 코사인 변환하여 영상신호로 복원하는 IDCT부(104), 상기 IDCT부(104)로 부터 출력되는 영상신호를 가산하는 가산부(105), 상기 가산부(105)로 부터 출력되는 영상신호를 프레임 단위로 변환하는 제1프레임 버퍼(106), 상기 제1프레임 버퍼(106)로 부터 출력되는 영상신호를 라인 단위로 상기 프레임 변환부(200)로 출력하는 슬라이스 버퍼(107), 상기 가산부(105)로 부터 출력되는 영상신호를 프레임 단위로 변환하여 저장하는 제2프레임 버퍼(108), 및 상기 VLD 및 디멀티플렉서(101)로 부터 출력되는 움직임 정보에 따라 상기 제2프레임 버퍼(108)로 부터 출력되는 영상신호를 움직임 보상하여 상기 가산부(105)로 출력하는 움직임 보상부(109)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  3. 제2항에 있어서, 상기 제1조날 필터(102)는 상기 VLD및 디멀티플렉서(101)로 부터 출력되는 양자화 값과 계수 중에서 8×4 화소의 크기에 해당하는 영역의 양자화 값 및 계수를 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  4. 제3항에 있어서, 상기 제1조날 필터(102)는 8×4 화소의 크기에 해당하는 매크로 블럭 버퍼로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  5. 제3항에 있어서, 상기 비디오 디코더(100)는 저역 통과 필터링된 신호를 8×8 화소 단위로 이산코사인 변환하는 DCT부(110), 상기 DCT부(110)로 부터 출력되는 신호 중에서 8×4 화소의 크기에 해당하는 신호를 선택하는 제2조날 필터(Zonal Filter)(111), 및 상기 역양자화부(103)와 제2조날 필터(111)로 부터 출력되는 신호를 곱하여 상기 IDCT부(104)로 출력하는 곱셈부(112)를 더 포함하여 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  6. 제2항에 있어서, 상기 IDCT부(104)는 상기 양자화부(103)로 부터 출력되는 양자화된 계수를 8×4 화소 단위로 역이산코사인 변환하여 영상신호로 복원하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  7. 제1항에 있어서, 상기 프레임을 변환부(200)는 상기 비디오 디코더(100)로 부터 출력되는 24㎐ 또는 60㎐의 프레임율을 갖는 영상신호를 한 프레임씩 건너 뛰며 쓰고 읽는 FIFO(First In First Out)메모리(201), 상기 비디오 디코더(100)로 부터 출력되는 24㎐의 프레임율을 갖는 영상신호를 프레임 단위로 저장하는 프레임 버퍼(202), 상기 FIFO 메모리(201)와 프레임 메모리(202)로 부터 출력되는 영상신호를 멀티 플렉싱하는 제1멀티플렉서(203), 및 상기 비디오 디코더(100)로 부터 출력되는 30㎐의 프레임율을 갖는 영상신호와 제1멀티플렉서(203)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(204)로 구성되는 것을 특징으로 하는 간이형 HDTV수신장치.
  8. 제1항에 있어서, 상기 수직 보간부(300)는 상기 프레임을 변한부(200)로 부터 출력되는 720라인을 갖는 영상신호의 가중 평균을 계산하는 가중 평균 계산부(310), 상기 프레임율 변환부(200)로 부터 출력되는 1080라인을 갖는 영상신호를 라인 단위로 저장하는 제1 FIFO 메모리(306), 상기 가중 평균 게산부(310)로 부터 출력되는 영상신호를 라인 단위로 저장하는 제2 FIFO 메모리(307), 상기 제1 및 제2 FIFO 메모리(306, 307)로 부터 출력되는 영상신호를 멀티플렉싱하는 제1 멀티플렉서(308), 및 상기 프레임율 변환부(200)로 부터 출력되는 1080라인을 갖는 영상신호와 제1멀티플렉서(308)로부터 출력되는 영상 신호 중에서 하나를 선택하여 출력하는 제2 멀티플렉서(309)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  9. 제8항에 있어서, 상기 가중 평균 계산부(310)는 상기 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(301), 가중치에 해당하는 제1 및 제2계수(K1, K2)를 발생하는 계수 발생부(305), 상기 프레임을 변환부(200)로 부터 출력되는 360라인을 갖는 영상신호에 상기 계수 발생부(305)로 부터 출력되는 제1계수(K1)를 곱하는 제1곱셈기(302), 상기 라인 버퍼(401)로 부터 출력되는 영상신호에 상기 계수 발생부(305)로 부터 출력되는 제2계수(K2)를 곱하는 제2곱셈기(303), 및 상기 제1 및 제2 곱셈기(302, 303)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 제2FIFO 메모리(307)로 출력하는 가산기(304)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  10. 제8항에 있어서, 상기 가중 평균 계산부(310)는 상기 프레임을 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호를 라인 단위로 지연시키는 라인 버퍼(311), 상기 프레임을 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호에 1/4를 곱하는 제1 1/4곱셈기(312), 상기 프레임을 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호에 1/8를 곱하는 제1 1/8곱셈기(313), 상기 프레임율 변환부(200)로 부터 출력되는 720라인을 갖는 영상신호에 1/2를 곱하는 제1 1/2곱셈기(314), 상기 제1 1/4곱셈기(312)와 제1 1/8곱셈기(313)로 부터 출력되는 신호를 가산하는 제1가산기(315), 상기 제1 1/8곱셈기(313)와 제1 1/2곱셈기(314)로 부터 출력되는 신호를 가산하는 제2가산기(316), 상기 제1 및 제2가산기(315)로 부터 출력되는 신호를 멀티플렉싱하는 제3멀티플렉서(317), 상기 라인버퍼(311)로 부터 출력되는 영상신호에 1/4를 곱하는 제20 1/4곱셈기(318), 상기 라인버퍼(311)로 부터 출력되는 영상신호에 1/8를 곱하는 제2 1/8곱셈기(319), 상기 라인버퍼(311)로 부터 출력되는 영상신호에 1/2를 곱하는 제2 1/2곱셈기(320), 상기 제2 1/4곱셈기(318)와 제2 1/8곱셈기(319)로 부터 출력되는 신호를 가산하는 제3가산기(321), 상기 제2 1/8곱셈기(319)와 제2 1/2곱셈기(320)로 부터 출력되는 신호를 가산하는 제4가산기(322), 상기 제3 및 제4 가산기(321, 322)로 부터 출력되는 신호를 멀티플렉싱하는 제4멀티플렉서(323), 및 상기 제3및 제4멀티플렉서(322, 323)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 제2FIFO 메모리(307)로 출력하는 제5가산기(324)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  11. 제10항에 있어서, 상기 제3멀티플렉서(317)는 상기 제1가산기(315)및 제2가산기(316)의 순서로 출력을 선택하고, 상기 제4멀티플렉서(323)는 상기 제4가산기(322) 및 제3가산기(321)의 순서로 출력을 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  12. 제1항에 있어서, 상기 수평 보간부(400)는 상기 수직 보간부(300)로 부터 출력되는 라인당 화소수가 640화소인 영상신호의 가중 평균을 계산하는 가중 평균 계산부(401), 상기 가중평균 계산부(401)로 부터 출력되는 영상신호를 1:2로 디멀티플렉싱하는 1:2 디멀티플렉서(402), 상기 수직 보간부(401)로 부터 출력되는 라인당 화소수가 640인 영상신호와 상기 1:2 디멀티플렉서(402)로 부터 출력되는 영상신호를 3:1로 멀티플렉싱하는 3:1멀티플렉서(403), 및 상기 3:1 멀티플렉서(403)로 부터 출력되는 영상신호와 상기 수직 보간부(300)로 부터 출력되는 라인당 화소수가 960인 영상신호 중에서 하나를 선택하여 출력하는 멀티플렉서(404)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  13. 제12항에 있어서, 상기 가중 평균 계산부(401)는 상기 수직 보간부(300)로 부터 출력되는 라인당 화소수가 640화소인 영상신호를 래치하는 래치(405), 가중치에 해당하는 제1 및 제2계수(K3, K4)를 발생하는 계수 발생부(409), 상기 수직 보간부(300)로 부터 출력되는 라인당 화소수가 640화소인 영상신호에 상기 계수 발생부(409)로 부터 출력되는 제1계수(K3)를 곱하는 제1곱셈기(406), 상기 래치(405)로 부터 출력되는 영상신호에 상기 계수 발생부(409)로 부터 출력되는 제2계수(K4)를 곱하는 제2곱셈기(407), 및 상기 제1 및 제2 곱셈기(406, 407)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:2 디멀티플렉서(402)로 출력하는 가산기(408)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  14. 제12항에 있어서, 상기 가중 평균 계산부(401)는 상기 수직 보간부(300)로 부터 출력되는 라인당 640화소인 영상신호를 화소 단위로 지연시키는 래치(410), 상기 수직 보간부(300)로 부터 출력되는 라인당 640 화소인 영상신호에 1/4를 곱하는 제1 1/4곱셈기(411), 상기 수직 보간부(300)로 부터 출력되는 라인당 640화소인 영상신호에 1/8를 곱하는 제1 1/8곱셈기(412), 상기 수직보간부(300)로 부터 출력되는 라인당 640화소인 영상신호에 1/2를 곱하는 제1 1/2곱셈기(413), 상기 제1 1/4곱셈기(411)와 ㅏ제1 1/8곱셈기(412)로 부터 출력되는 신호를 가산하는 제1가산기(414), 상기 제1 1/8곱셈기(412)와 제1 1/2곱셈기(413)로 부터 출력되는 신호를 가산하는 제2가산기(415), 상기 제1 및 제2 가산기(414, 415)로 부터 출력되는 신호를 멀티플렉싱하는 제3 멀티플렉서(416), 상기 래치(410)로 부터 출력되는 영상신호에 1/4를 곱사는 제2 1/4곱셈기(417), 상기 래치(410)로 부터 출력되는 영상신호에 1/8를 곱하는 제2 1/8곱셈기(418), 상기 래치(410)로 부터 출력되는 영상신호에 1/2를 곱하는 제2 1/2곱셈기(419), 상기 제2 1/4곱셈기(417)와 제2 1/8곱셈기(418)로 부터 출력되는 신호를 가산하는 제3가산기(420), 상기 제2 1/8곱셈기(418)와 제2 1/2곱셈기(419)로부터 출력되는 신호를 가산하는 제4가산기(421), 상기 제3 및 제4 가산기(420, 421)로 부터 출력되는 신호를 멀티플렉싱하는 제4멀티플렉서(422), 및 상기 제3및 제4멀티플렉서(421, 422)로 부터 출력되는 신호를 가산하여 가중 평균에 해당하는 영상신호를 상기 1:2디멀티플렉서(402)로 출력하는 제5가산기(423)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  15. 제14항에 있어서, 상기 제3 멀티플렉서(416)는 상기 제2가산기(415)및 제1가산기(414)의 순서로 출력을 선택하고, 상기 제4멀티플렉서(422)는 상기 제3가산기(420)및 제4가산기(421)의 순서로 출력을 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  16. 전송된 비트 스트림을 디코딩하여 수평으로 1/2 데시메이션된 영상신호를 출력하는 비디오 디코더(100), 상기 비디오 디코더(100)로 부터 출력되는 영상신호의 프레임율을 60㎐로 변환하는 프레임을 변환부(700), 상기 프레임율 변환부(700)로 부터 출력되는 비월주사식의 영상신호를 순차주사식의 영상신호로 변환하는 순차주사식 변환부(800), 상기 순차주사식 변환부(800)로 부터 출력되는 영상신호의 액티브 영역(Active Region)의 수직라인수를 720라인으로 변환하는 수직 라인 변환부(900), 상기 수직라인 변환부(900)로 부터 출력되는 영상신호의 액티브 영역의 라인당화소수를 640화소로 변환하는 수평 화소변환부(1000), 상기 수평 화소 변환부(1000)로 부터 출력되는 영상신호를 프레임율이 60㎐인 영상신호로 변환하는 프레임 메모리(1100), 상기 프레임율 변환부(700)로 부터 출력되는 영상신호와 프레임 메모리(1100)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제1멀티플렉서(1200), 및 상기 제1멀티플렉서(1200)로 부터 출력되는 영상신호의 수평 해상도를 높이기 위해 수평방향으로 1:2 수평 보간을 수행하여 상기 제1 멀티플렉서(1200)로 부터 출력되는 영상신호의 액티브영역의 라인당 화소수를 1280화소로 변환하는 1:2 수평 화소 보간부(1300)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  17. 제16항에 있어서, 상기 비디오 디코더(100)는 전송된 비트스트림을 가변 길이 디코딩하고 분리하는 VLD(Variable Length Decoder)및 디멀티플렉서(101), 상기 VLD및 디멀티플렉서(101)로 부터 출력되는 양자화 값과 계수 중에서 매크로블럭 크기의 1/2에 해당하는 영역의 양자화 값 및 계수를 선택하는 제1조날 필터(Zonal Filter)(102), 상기 제1조날 필터(102)로 부터 출력되는 계수를 양자화값에 따라 양자화하는 양자화부(103), 상기 양자화부(103)로 부터 출력되는 양자화된 계수를 역이산 코사인 변환하여 영상신호로 복원하는 IDCT부(104), 상기 IDCT부(104)로 부터 출력되는 영상신호를 가산하는 가산부(105), 상기 가산부(105)로 부터 출력되는 영상신호를 프레임 단위로 변환하는 제1프레임 버퍼(106), 상기 제1프레임 버퍼(106)로 부터 출력되는 영상신호를 라인 단위로 상기 프레임 변환부(200)로 출력하는 슬라이스 버퍼(107), 상기 가산부(105)로 부터 출력되는 영상신호를 프레임 단위로 변환하여 저장하는 제2프레임 버퍼(108), 및 상기 VLD 및 디멀티플렉서(101)로 부터 출력되는 움직임 정보에 따라 상기 제2프레임 버퍼(108)로 부터 출력되는 영상신호를 움직임 보상하여 상기 가산부(105)로 출력하는 움직임 보상부(109)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  18. 제17항에 있어서, 상기 제1조날 필터(102)는 상기 VLD 및 디멀티플렉서(101)로 부터 출력되는 양자화 값과 계수 중에서 8×4 화소의 크기에 해당하는 영역의 양자화 값 및 계수를 선택하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  19. 제18항에 있어서, 상기 제1조날 필터(102)는 8×4 화소의 크기에 해당하는 매크로 블럭 버퍼로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  20. 제18항에 있어서, 상기 비디오 디코더(100)는 저역 통과 필터링된 신호를 8×8 화소 단위로이산코사인 변환하는 DCT부(110), 상기 DCT부(110)로 부터 출력되는 신호 중에서 8×4 화소의 크기에 해당하는 신호를 선택하는 제2조날 필터(Zonal Filter)(111), 및 상기 역양자화부(103)와 제2조날 필터(111)로 부터 출력되는 신호를 곱하여 상기 IDCT부(104)로 출력하는 곱셈부(112)를 더 포함하여 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  21. 제17항에 있어서, 상기 IDCT부(104)는 상기 양자화부(103)로 부터 출력되는 양자화된 계수를 8×4 화소 단위로 역이산 코사인 변환하여 영상신호로 복원하는 것을 특징으로 하는 간이형 HDTV 수신장치.
  22. 제16항에 있어서, 상기 프레임율 변환부(700)는 상기 비디오 디코더(100)로 부터 출력되는 24㎐의 프레임율을 갖는 영상신호를 쓰고 읽는 FIFO(First In First Out)메모리(701), 상기 비디오 디코더(100)로 부터 출력되는 24㎐ 및 30㎐의 프레임율을 갖는 영상 신호를 프레임 단위로 저장하는 제1프레임 버퍼(720), 상기 FIFO 메모리(701)와 제1프레임 메모리(702)로 부터 출력되는 영상신호를 멀티플렉싱하는 제2멀티플렉서(703),상기 제2멀티플렉서(703)로 부터 출력되는 영상신호를 프레임 단위로 저장하는 제2프레임 버퍼(704), 상기 제2멀티플랙서(703)와 제2프레임 버퍼(704)로 부터 출력되는 영상신호중에서 하나를 선택하여 출력하는 제3멀티플렉서(705), 및 상기 비디오 디코더(100)로 부터 출력되는 30㎐의 프레임율을 갖는 영상신호와 제3멀티플렉서(705)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제4멀티플렉서(706)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  23. 제16항에 있어서, 상기 순차주사식 변환부(800)는 상기 프레임율 변환부(700)로 부터 출력되는 비월주사식의 영상신호를 라인 단위로 지연시키는 제1라인 버퍼(801), 상기 제1라인 버퍼(801)로 부터 출력되는 영상신호를 라인 단위로 지연시키는 제2라인 버퍼(802), 상기 프레임율 변환부(700)와 제1및 제2 라인 버퍼(801, 802)로 부터 출력되는 영상신호를 3-포인트 메디안 필터링하는 3-포인트 메디안 필터(803), 상기 프레임율 변환부(700)와 제2라인 버퍼(802)로 부터 출력되는 영상신호의 평균값을 계산하는 가산기(804)와 1/2곱셈기(805), 해당 부위가 움직임부인지 정지부인지를 판단하는 움직임부/정지부 판단부(807), 상기 움직임부/정지부 판단부(807)의 제어에 따라 상기 3-포인트 메디안 필터(803)와 1/2곱셈기(805)로 부터 출력되는 영상신호 중에서 하나를 선택하여 출력하는 제2멀티플렉서(806), 및 상기 제1라인 버퍼(801)와 제2멀티플렉서(806)로 부터 출력되는 영상신호를 멀티 플렉싱하여 출력하는 제3멀티플렉서(808)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  24. 제16항에 있어서, 상기 수직 라인 변환부(900)는 상기 순차주사식 변환부(800)로 부터 출력되는 영상신호를 라인 단위로 지연시키는 라인 버퍼(901), 상기 순차주사식 변환부(800)와 라인 버퍼(901)로 부터 출력되는 영상신호의 평균값을 계산하는 가산기(902)와 1/2곱셈기(903), 상기 1/2곱셈기(903)로 부터 출력되는 영상신호를 저장하는 제1 FIFO메모리(904), 상기 라인 버퍼(901)로 부터 출력되는 영상신호를 저장하는 제2 FIFO메모리(905), 및 상기 제1 및 제2 FIFO 메모리(904, 905)로 부터 출력되는 영상신호를 멀티플렉싱하는 제2멀티플렉서(906)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  25. 제16항에 있어서, 상기 수평 화소 변환부(1000)는 상기 수직 라인 변환부(900)로 부터 출력되는 영상신호를 화소단위로 지연시키는 제1래치(1001), 상기 수직 라인 변환부(900)와 제1래치(1001)로 부터 출력되는 영상신호의 평균 값을 계산하는 가산기(1002)와 1/2곱셈기(1003), 상기 1/2곱셈기(1003)로 부터 출력되는 영상신호를 화소단위로 저장하는 제2래치(1004), 상기 제1래치(1002)로 부터 출력되는 영상신호를 화소단위로 저장하는 제3래치(1005) 및 상기 제2및 제3래치(1004, 1005)로 부터 출력되는 영상신호를 멀티플렉싱하여 출력하는 제2멀티플렉서(1006)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
  26. 제16항에 있어서, 상기 1:2 수평화소 보간부(1300)는 상기 제1멀티플렉서(1200)로 부터 출력되는 영상신호를 화소단위로 지연시키는 제1래치(1301), 상기 제1멀티플렉서(1300)와 제1래치(1301)로 부터 출력되는 영상신호의 평균값을 계산하는 가산기(1302)와 1/2곱셈기(1303), 상기 1/2곱셈기(1303)로 부터 출력되는 영상신호를 화소단위로 저장하는 제2래치(1304), 상기 제1래치(1302)로 부터 출력되는 영상신호를 화소단위로 저장하는 제3래치(1305), 및 상기 제2및 제3래치(1304, 1305)로 부터 출력되는 영상신호를 멀티플렉싱하여 출력하는 제2멀티플랙서(1306)로 구성되는 것을 특징으로 하는 간이형 HDTV 수신장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940035565A 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치 KR0151212B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940035565A KR0151212B1 (ko) 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940035565A KR0151212B1 (ko) 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치

Publications (2)

Publication Number Publication Date
KR960028421A true KR960028421A (ko) 1996-07-22
KR0151212B1 KR0151212B1 (ko) 1998-10-15

Family

ID=19402618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035565A KR0151212B1 (ko) 1994-12-21 1994-12-21 간이형 에이치디티브이 수신장치

Country Status (1)

Country Link
KR (1) KR0151212B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586883B1 (ko) 2004-03-04 2006-06-08 삼성전자주식회사 비디오 스트리밍 서비스를 위한 비디오 코딩방법, 프리디코딩방법, 비디오 디코딩방법, 및 이를 위한 장치와, 이미지 필터링방법

Also Published As

Publication number Publication date
KR0151212B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
US5519446A (en) Apparatus and method for converting an HDTV signal to a non-HDTV signal
KR950012664B1 (ko) 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
KR100563756B1 (ko) 디지탈 신호 변환 방법 및 디지탈 신호 변환 장치
US6990241B2 (en) Circuit and method for decoding an encoded version of an image having a first resolution directly into a decoded version of the image having a second resolution
JP3441132B2 (ja) 動画像圧縮装置およびその方法
JPH07170514A (ja) ビデオ信号多層符号化と復号化装置
KR960010487B1 (ko) 움직임 벡터를 이용한 순차주사식 영상포맷변환장치
JP2931736B2 (ja) 画面分割を用いた画像伝送システム及び符号化／復号化方法とその装置
US5801777A (en) Device and method for decoding digital video data
KR100442229B1 (ko) 간이형hdtv비디오디코더및디코딩방법
US20080170628A1 (en) Video decoding method and apparatus having image scale-down function
KR960028421A (ko) 간이형 에이치디티브이 수신장치
JP3432886B2 (ja) 階層符号化／復号化装置及び方法及び送受信方式
KR100323235B1 (ko) 저 복잡도의 동영상 인코더 장치 및 방법
KR960013648B1 (ko) 에이치디티브이(hdtv) 수신장치
US6490321B1 (en) Apparatus and method of encoding/decoding moving picture using second encoder/decoder to transform predictive error signal for each field
KR960010496B1 (ko) 에이치디티브이(hdtv) 수신장치
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
KR960012018B1 (ko) 영상디코더와 결합된 에치디티브이(hdtv) 비디오 포맷 변환장치
KR960007202B1 (ko) 에이치디티브이(hdtv) 수신장치
KR0166927B1 (ko) 영상 디코더 회로
KR950012667B1 (ko) 787.5라인순차주사식으로프레임율이60hz인모니터디스플레이영상포멧을갖는에치디티브이수신장치
KR970000166B1 (ko) 에이치디티브이(hdtv) 수신장치
US20070140664A1 (en) Method, apparatus and program for reproducing a moving picture
KR0129214B1 (ko) 고화질 티브이의 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee