KR100561214B1 - 블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법 - Google Patents

블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법 Download PDF

Info

Publication number
KR100561214B1
KR100561214B1 KR1020017001065A KR20017001065A KR100561214B1 KR 100561214 B1 KR100561214 B1 KR 100561214B1 KR 1020017001065 A KR1020017001065 A KR 1020017001065A KR 20017001065 A KR20017001065 A KR 20017001065A KR 100561214 B1 KR100561214 B1 KR 100561214B1
Authority
KR
South Korea
Prior art keywords
block
pixel
data stream
data
decimating
Prior art date
Application number
KR1020017001065A
Other languages
English (en)
Other versions
KR20010053606A (ko
Inventor
바스 알랜 캔필드
Original Assignee
톰슨 라이센싱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 톰슨 라이센싱 filed Critical 톰슨 라이센싱
Publication of KR20010053606A publication Critical patent/KR20010053606A/ko
Application granted granted Critical
Publication of KR100561214B1 publication Critical patent/KR100561214B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)
  • Television Systems (AREA)
  • Image Processing (AREA)

Abstract

비디오 프로세서(10)는 MPEG 호환 픽셀 블록(12 내지 20)으로 디코딩되는 코딩된 디지털 영상 데이터를 수신한다. 픽셀 블록은, 픽처-인-픽처, 픽처-온-픽처, 또는 픽처-인-그래픽 디스플레이(26)에 적합한 감소된 크기의 영상을 발생시키기 위해 수평 및 수직으로 데시메이팅된다(30). 데시메이션 네트워크(36)의 디코딩된 입력 데이터는 에일리어스 필터링되고, 8 : 3의 인수에서 데시메이팅된다. 데시메이팅된 출력 픽셀 데이터(24)는 각각 오직 이와 연관되고 디코딩된 입력 픽셀 블록으로부터 유도된다.

Description

블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법{BLOCK BASED VIDEO PROCESSOR AND METHOD FOR PROCESSING A DATA STREAM OF CODED IMAGE REPRESENTATIVE DATA}
본 발명은 디지털 비디오 신호 서브샘플링(subsampling) 또는 데시메이션(decimation)에 관한 것이다.
일반적으로, 고선명 텔레비전(HDTV: High Definition Television) 신호는 NTSC와 같은 기존의 방송 표준과 호환되지 않는다. HDTV 호환 신호와 사용하는데 적합한 바람직한 신호 코딩 표준은, 미국에서 사용하기 위해 그랜드 얼라이언스(Grand Alliance)에 의해 채택된 것과 같은 MPEG-2(동영상 전문가 그룹, 1996년 5월 15일, ISO/IEC 13818-2, "정보 기술-동영상 코딩 및 관련 오디오 정보의 코딩")이다. 이러한 널리 알려진 표준은 비디오, 오디오 및 보조 데이터를 코딩하고 압축하기 위한 포매팅 지침(formatting guidelines)을 제공한다.
MPEG-2 표준으로 텔레비전 신호를 포매팅하는 것은, 텔레비전 방송 송신 및 수신 시스템 구조 모두를 재설계 할 것을 필요로 하였다. 설계자는 방송 데이터의 양을 감소시키는 압축 시스템을 도입했다. HDTV 수상기(receiver)는, 수신된 코딩된 HDTV 데이터를 디코딩하고 압축 해제(decompress)하며, 디스플레이를 위해 전체 해상도 신호를 복원(reconstruct)한다. 상기 신호에서의 손실은, 사용된 코딩/디코딩 및 복원 기술이 정교해짐으로 인해 최소로 되며, 일반적으로, 예를 들어 대각선 움직임의 미세한 디테일(detail)에 있어서 인간의 눈이 지각하는데 한계가 있는 곳에서 예상 손실이 발생한다.
많은 연구와 개발이 HDTV의 송신 및 수신의 모든 국면에서 발생했음에 반해, 설계자는 HDTV 수상기에 초점을 맞추고 있는데, 그 이유는 최저가로 최상의 특징(feature)을 갖는 가전 제품을 제조하기 위해 경쟁하기 때문이다. 최초의 가정용 HDTV 수상기는 현재의 표준 선명 텔레비전 수상기보다 더 적은 특징을 포함할 수 있지만, 16:9의 디스플레이와 같은 새로운 특징을 제공할 것이다. 제조 회사들은, PIP와 같은 표준 선명도 수상기에서 오늘날 이용가능한 특징 뿐 아니라, 대화형(interactive) 텔레비전과 인터넷 액세스와 같은 다른 응용을 지원하는 특징을 또한 포함하는 현재 가정용 수상기를 설계 중에 있다. 제조 회사들은, 현재의 TV 수상기에 이용가능하지 않은 새로운 서비스 및 특징을 HDTV 수상기에 결합시키거나, 셋톱 박스 또는 몇몇 다른 인터페이스를 통해 단지 이용가능한 시스템 구조를 설계하도록 요구받고 있다.
HDTV 수상기는, 예를 들어 스프레드시트(spread sheet) 프로그램과 같은 그래픽 및 기존의 프로그래밍을 디스플레이할 수 있을 것이다. 예를 들어, 시청자가 인터넷 상의 정보에 액세스하기 위해 HDTV 수상기를 이용하는 경우에 그래픽을 디스플레이하는 일이 또한 발생할 수 있다. 시청자는, 그래픽이 디스플레이됨과 동시에 기존의 고선명(HD: High Definition) 프로그래밍 또는 또 다른 HD 비디오 신호를 감시(monitor)하기를 원할 수 있다. 이것은 픽처-인-그래픽(picture-in-graphics), 즉 PIG로 알려져 있다. 또는, 시청자는, 픽처-인-픽처(PIP: picture-in-picture) 또는 픽처-온-픽처(POP: picture-on-picture) 특징을 사용하여 적어도 하나가 HD인 2개의 프로그램을 시청하려고 원할 수 있다. MPEG-2 표준에 따라 송신되는 HDTV 신호는, 비디오 데이터가 라인 대신에 블록 및 매크로블록(macroblocks)으로 포매팅되기 때문에 극복해야할 여러 가지의 설계 문제를 나타내고 있다.
제 2의, 더 작은 영상을 PIP, POP 또는 PIG에 의해 더 큰 영상 내에 나타내는 데에는, 더 작은 영상을 디스플레이를 위해 원하는 크기가 되도록 필터링 및 서브샘플링 하는 것이 필요하다. 이것은 수평 방향에서 쉽게 이루어진다. 그러나, 비디오 신호의 수직 데시메이션은, 인터레이싱된(interlaced) 비디오 신호를 처리할 때 항상 설계자에게 해결 과제가 되었다. 인터레이싱된 신호의 수직 데시메이션은, 새로운 라인의 위상이 계산되어야 하기 때문에 현저한 결함(noticeable artifacts)을 발생한다. 정확한 위상을 얻기 위해, 이전 필드 또는 이후 필드가 이용가능해야만 함으로써, 필요한 필드를 메모리 내에 저장하는 것이 요구된다. 이것은 메모리와 대역폭의 요구조건을 증가시킨다. 에일리어싱(aliasing)을 감소시키기 위해, 상기 신호는, 필터에 이용가능한 모든 라인이 없이도 대역 제한 필터링이 되어야 하므로, 결과적으로 스펙트럼은 부정확하게 된다.
이러한 기존의 문제점에는 MPEG2 포맷의 픽셀 블록과 매크로블록의 복잡성이 더해진다. 기존의 라인 메모리는 라인×라인(line by line)의 순서로 되어 있지 않은 입력 데이터 스트림을 수용하는데 충분하지 않다. 알려진 HDTV 수상기는, 완전 해상도 신호를 디스플레이될 PIP, POP 또는 PIG 신호로 변환하기 전에 상기 데이터를 래스터 주사(raster scan) 포맷으로 재포맷한다.
본 발명의 원리에 따라, 픽셀 블록 데이터를 데시메이팅함으로써 디스플레이를 위한 감소된 해상도 영상이 제공되어, 데시메이팅된 픽셀 데이터는 각각 데시메이팅되지 않은 픽셀 블록으로부터 단독으로 유도된다.
도 1은 본 발명을 포함하는 HDTV 수상기의 블록도.
도 2는 도 1의 요소(30)의 블록도.
도 3 내지 도 6은 필드 및 프레임에 기초한 영상에 대한 수직 데시메이션의 일예를 도시한 도면.
도 7은 도 1의 요소(30)의 또 다른 예시적인 블록도.
도 8은 본 발명에 따른 데이터 처리 방법의 예시적인 흐름도.
도 1은 본 발명의 원리에 따라 MPEG2 호환 디코더(10) 및 요소(30)를 포함하는 HDTV 수상기의 일부를 도시한다. 수신된 HDTV 신호는, 디코더(10)에 의해 수행된 압축 해제 및 디코딩과 실질적으로 반대로 된 방법으로 방송하기 전에 압축된다. 도시된 디코더(10)의 구성은 널리 알려져 있다.
압축된 데이터는 튜너와 복조기(미도시)로부터 수신되어 버퍼(12)로 입력된다. 버퍼(12)는 압축된 입력 데이터 스트림의 데이터 비율을 감시하고, 가변 길이 디코더(VLD: Variable Length Decoder)(14)로 공급한다. VLD(14)는 가변 길이 인코딩된 데이터 스트림을 디코딩한다. VLD(14)는 디코딩된 데이터 스트림을 역 양자화기(inverse quantizer)(16)로 송신하는데, 상기 역 양자화기(16)는 상기 디코딩된 데이터 스트림을 비디오 데이터를 나타내는 역 양자화 계수(dequantized coefficients)로 되돌아가게 한다. 역 양자화기(16)는 역 양자화 계수를 역 이산 코사인 변환기(IDCT: Inverse Discrete Cosine Transformer)(18)로 송신하는데, 상기 변환기(18)는 역 양자화 계수를 픽셀 데이터로 역변환(inverse transforms)한다.
픽셀 데이터는 MPEG2 표준과 호환하는 블록 및 매크로블록으로 포매팅된다. 또한, MPEG2 표준에 따라, 픽셀 블록은 I, P 또는 B 프레임 또는 필드를 정의한다. I 및 P 프레임 또는 필드, 및 선택적으로 B 프레임 또는 필드는, 완전한 프레임 또는 필드의 복원 동안 사용하기 위해 조합기(combiner)(20)를 거쳐 프레임 메모리(24)에 저장된다. 메모리(24)에 데이터를 기록하고 메모리(24)로부터 데이터를 판독하는 것은 로컬 메모리 제어기(28)의 제어 하에서 발생한다.
픽셀 데이터가 IDCT(18)를 빠져나갈 때, 영상 복원에 요구되는 관련 픽셀 데이터는 메모리(24)로부터 검색되어, 모션 보상기(motion compensator)(22)로 송신된다. 모션 보상기(22)는 필드 또는 프레임의 현재 픽셀을 복원하는데 요구된 정보를 계산하고, 그 데이터를 조합기(combiner)(20)로 송신한다. 조합기(20)는 IDCT(18)와 모션 보상기(22)로부터 픽셀 데이터를 조합하고, 그 복원된 결과를 메모리(24)에 저장한다. 이러한 새롭게 복원된 데이터는, P 또는 B 필드 및 프레임을 포함하는 새롭게 디코딩된 픽셀 데이터로부터 후속 필드 및 프레임을 복원하는데 요구될 때까지 저장된다. 복원된 데이터는 디스플레이하기 전에 처리하기 위해 디스플레이 프로세서(26)로 또한 송신되거나, 저장 장치, 등(미도시)으로 출력된다.
시청자가 프로그램을 PIP, POP 또는 PIG로 시청하기로 선택할 때, 복원된 영상 필드 또는 프레임은, 본 발명의 원리에 따라 마이크로제어기의 제어 하에 조합기(20)로부터 필터 및 데시메이터(decimator)(30)로 송신된다. 요소(30)는 에일리어싱 목적을 위해 수직 및 수평 방향 모두로 그 데이터를 필터링하고, 디스플레이를 위한 감소된 해상도 영상을 발생시키기 위해 픽셀 데이터를 원하는 픽셀 수로 데시메이팅한다. 데시메이팅된 영상은 디스플레이 프로세서(26)에 의해 요구될 때까지 메모리(24)에 저장된다. 이러한 환경에 있어서, 데시메이션은 픽셀들의 서브샘플링, 가중 조합(weighted combination)과 같은 임의의 방법으로 픽셀들을 감소시키는 것을 포함한다.
필터 및 데시메이터(30)가 데시메이팅된 제 1 영상을 메모리(24)에 제공함과 동시에, 제 2 배경 영상은 입력(32)을 거쳐 디스플레이를 위해 메모리(24)에 또한 제공된다. 이 배경 영상은 PIP, POP 또는 PIG 옵션(option)을 선택하기 이전에 디스플레이되는 그래픽 또는 프로그램을 포함한다. 요소(30)에 의해 제공된 데시메이팅된 영상은 알려진 방법에 의해 배경 영상으로 스위칭(switched)되거나 매핑(mapped)되는 전경(foreground) 영상이다. 예를 들어, 알려진 집적 회로는, 메모리로부터의 모든 영상에 액세스하고 배경 영상내의 윈도우에서 그 데시메이팅된 영상을 디스플레이하는 설비를 포함한다.
제 2 영상이 예를 들어 컴퓨터에 의해 제공된 그래픽 영상이면, 그 영상은 메모리(24)에 저장되기 이전에 디스플레이 프로세서(26)의 요구조건에 따라 포매팅된다. 텔레비전 수상기에서는 포매팅이 발생하거나 발생하지 않을 수도 있다. 제 2 영상이 방송 텔레비전 프로그램이면, 제 2 튜너는 디코딩된 영상을 디스플레이 프로세서(26)에 제공한다. PIP, POP 및 PIG 디스플레이를 제공하기 위한 그 시스템은 알려진 바와 같이 텔레비전 수상기 및 비디오 테이프 리코더에 존재한다. 제 2 튜너는 제 2 영상을 디스플레이 프로세서(26)의 요구조건에 따라 포매팅된 메모리(24)에 제공한다. 제 2 영상을 메모리(24)에 저장하는 대안은, 제 2 영상을 공급하는 장치가, 디스플레이 프로세서(26)에 결합되고 디스플레이 프로세서(26)에 의해 액세스가능한 자체 메모리를 갖게 하거나, 또는 그 영상을 실시간으로 처리하여 이 영상을 디스플레이 프로세서(26)에 직접 제공하게 하는 것이다.
도 2는 본 발명의 원리에 따라 요소(30)를 포함하는 필터 및 데시메이터의 하나의 가능한 구성을 도시한다. 매크로블록 버퍼(90)는 디코더(10)로부터 압축 해제된 및 디코딩된 픽셀의 매크로블록을 수신하고, 수직 필터/데시메이터(100)에 의해 요구될 때까지 그 데이터를 보유한다. 수직 필터/데시메이터(100)는 수직 방향으로 에일리어싱 필터링 및 데시메이션을 수행한다. 수평 필터/데시메이터(200)는 수평 방향으로 에일리어싱 필터링 및 데시메이션을 수행한다.
요소(100)는 필터 요소(110, 112 및 114)로 구성된 에일리어싱 다상 저역 필터(aliasing polyphase low pass filter)를 포함한다. 예를 들어 유한 임펄스 응답(FIR: Finite Impulse Response) 필터와 같은 다른 필터 유형도 여기에 또한 사용될 수 있다. MPEG2 호환 시스템은 래스터(raster) 주사 시스템과 유사한데, 그 이유는, 비트스트림이 인접(contiguous) 영상을 나타내는 매크로블록의 연속하는 (consecutive) 래스터 주사열을 나타내기 때문이다. 래스터 주사 시스템에서, 수직 FIR 필터는, 많은 양의 메모리가 각 탭(tap)에 필요하기 때문에 구현하는데 비용이 많이 든다. MPEG2 호환 시스템의 각 탭에 필요한 메모리는 각 라인의 데이터의 양을 매크로블록의 라인의 수와 곱한 값이다.
요소(110 내지 114)의 출력은 데이터를 각각 곱셈기(120, 122 및 124)에 제공하는데, 상기 곱셈기 각각은 원하는 가중 계수를 각 입력 신호에 인가한다. 곱셈기(122 및 124)의 가중된 출력은 가산기(130)에서 합산(summed)되고, 가산기(130)와 곱셈기(120)의 출력은 가산기(132)에서 합산된다. 대안적으로, 3개의 입력 가산기는 곱셈기(120 내지 124)의 출력을 수신하기 위해 대체될 수 있다. 가산기(132)의 출력은 데이터를 수평 필터/데시메이터(200)에 제공한다.
요소(200)는 개개의 FIR 필터(210, 212 내지 210+2n)로 구성된 에일리어싱 필터를 포함하는데, 여기서 n+1은 원하는 수평 데시메이션을 달성하는데 사용되는 필터의 수와 같다. 각 FIR 필터의 출력은 곱셈기(220, 222 내지 220+2n)에 각각 제공되는데, 상기 곱셈기 각각은 원하는 가중 계수를 입력 신호에 인가한다. 곱셈기의 가중 출력은 가산기(230)에서 합산되고, 디스플레이 프로세서(26)에 의해 요구될 때까지 저장을 위해 메모리(24)로 송신된다. 수평 필터/데시메이터(200)의 구조는 FIR 필터를 사용하는 샘플 비율 변환기의 구조이고, 비디오 처리 분야에서 널리 알려져 있다.
도 2는, 임의의 주어진 시간에 단일 블록, 예컨대, 매크로블록 또는 매크로블록의 서브블록으로부터의 데이터에 대해 동작한다. 한계 상황(boundary situation)에서조차, 각 데시메이팅된 픽셀 값은 픽셀 데이터의 입력 블록으로부터 단독으로 유도된다. 선행 블록 또는 인접 블록으로부터 픽셀 값과 어떠한 혼합 (blending)도 발생하지 않는다.
예를 들어, 도 1의 필터/데시메이터(30)는 도 2의 구조를 포함할 수 있다. 이 구조에 대해, 3개 이하의 픽셀은 버퍼(90)로부터 요소(100) 내부의 다상 필터에 인가(enter)되어, 적절히 가중된다. 3개 미만의 픽셀이 필터에 인가될 때, 유효 데이터 없이 곱셈기에 인가된 가중 계수는 오류를 야기하지 않기 위해 0으로 설정된다. 대안적으로, 도 2의 구성은 동시에 매크로블록으로부터 픽셀의 전체 수직열을 취하도록 병렬 접속으로 반복될 수 있다. 도 2의 구조의 반복은 처리 속도를 증가시키지만, 또한 그 비용과 칩 크기를 증가시킨다.
수직 필터/데시메이터(100)의 구조는 유리하게 PIP, POP 또는 PIG 성능을 나타낸다. 요소(100)의 각 출력 라인은 많아야 3개의 입력 라인의 함수이고, 그 매크로블록의 단일 매크로블록 또는 서브블록으로부터의 라인의 함수이다. 3개 미만의 라인이 유닛(100)의 구조로 입력되면, 0의 가중 계수는 무효 데이터를 수신하는 곱셈기에 인가된다. 이 구조는 설계를 단순화하는 몇몇 장점을 제공한다. 먼저, 동일한 매크로블록 또는 서브블록으로부터 존재할 요소(30)(도 1)에 데이터 입력을 한정시킴으로써, 복수의 라인 메모리, 또는 전체 라인에 액세스하는데 필요한 다른 메모리 구조에 대한 수직 필터{요소(110 내지 114)}의 필요성이 제거된다. 메모리 요구조건은 이에 따라 하나의 블록 또는 매크로블록을 저장할 수 있는 버퍼로 감소된다. 이 메모리는 수직 필터/데시메이터(100)(미도시) 내에 상주하거나 그 앞서 위치할 수 있으며, 또는 프레임 메모리(24)에 포함될 수 있다. 이전의 필터/데시메이터 구조는 수직 필터/데시메이터에 대해 전체 라인 메모리를 필요로 한다. 매크로블록으로서 나타낸 영상 당 1920×1080 픽셀을 포함하는 고선명 신호에 대해, 단일 라인은 120개의 매크로블록으로부터의 부분(portions)을 포함한다. 매크로블록 환경에서 알려진 라인 데시메이터는 수직 필터링 및 데시메이션 전에 비디오 신호를 디코딩하고 저장하는데 모두 120개의 매크로블록을 모두 필요로 한다.
둘째로, 8:3(=2.67:1)의 수직 데시메이션 비율은, PIP, POP 또는 PIG 영상에 현재 사용되는 3:1 감소치와 실질적으로 동일한 결과를 얻는다. 알려진 3:1의 수직 데시메이션 비율이 선택되는데, 그 이유는 2:1이 PIP, POP 또는 PIG 응용에 대해 너무 적은 데시메이션을 제공하고, 4:1은 PIP, POP 또는 PIG 응용에 대해 너무 많은 데시메이션을 제공하기 때문이다. 래스터 라인 포맷 비디오 신호에 대해, 3:1의 데시메이션은 원하는 수직 영상 크기를 제공하고, 3개의 라인 메모리를 필요로 한다. 8:3과 3:1 사이에서 시청자의 지각력의 차이는 무시해도 좋다.
셋째로, 요소(100)는 이 예에서 각 휘도 매크로블록으로부터 6개의 휘도 라인 세그먼트(segment)를 생성한다. 그 데이터가 매크로블록 형태로 처리되기 때문에, 요소(100)는 필드 포맷 비디오 신호 및 프레임 포맷 비디오 신호 둘 다를 취할 것이다.
크로미넌스(chrominance) 데이터에 대해, 필터/데시메이터(30)와 동일하거나 이와 유사한 구조가 사용될 수 있다. 크로미넌스 데이터는 수직 해상도에서 이미 50%만큼 감소되어 있다. 그러므로, 크로미넌스 픽셀 블록은 요소(30)에서 4:3 비율만큼 더 수직으로 데시메이팅된다. 수직 데시메이션을 달성하기 위해, 블록 내 4개의 픽셀 중 2개는 요소(100)를 바이패스(bypass)하거나, 수평 필터링 및 데시메이션을 위해 요소(100)를 거쳐 요소(200)로 불변인 채로 전달된다. 다른 2개의 픽셀은 요소(200)로 전달되기 전에 요소(100)의 구조에 의해 필터링되고, 가중되며, 서로 가산된다. 이 2개의 픽셀은 전술한 휘도 픽셀과 실질적으로 동일한 방법으로 처리된다.
도 3은 필드 내의 픽셀의 수직 데시메이션을 도시한다. 휘도 픽셀은 수직 데시메이션 앞에서 원으로 표시되고, 크로미넌스 픽셀은 데시메이션 앞에서 사각형으로 표시된다. 데시메이팅된 휘도 및 크로미넌스 픽셀은 별표로 표시된다. 도 3은, 각 휘도 매크로블록 필드에 포함된 8-픽셀 라인 세그먼트들 각각에 3개의 픽셀과, 각 크로미넌스 매크로블록 필드에 포함된 4-픽셀 라인 세그먼트들 각각에 3개의 픽셀만을 도시한다.
도 3에서, 소스는 예를 들어 초당 30 프레임을 포함하는 1H 인터레이싱된 비디오 신호이다. 데시메이팅된 출력 신호는 동일한 비율로 발생하는 1H 인터레이싱된 비디오 신호이다. 첫 번째 필드 중 첫 번째 2개의 수직 픽셀은 하나의 픽셀로 처리된다. 그 다음 3개의 수직 픽셀도 또한 하나의 픽셀로 처리되고, 첫 번째 필드의 픽셀 블록 중 마지막 3개의 수직 픽셀은 하나의 픽셀로 처리된다. 대체(alternate) 필드에 대해, 수직으로 필터링되고 데시메이팅될 수직 픽셀의 그룹화(groupings)는 상이하다. 3개의 수직 픽셀의 2개의 그룹은 각각 하나의 픽셀로 처리되고, 각 대체 필드의 블록의 마지막 2개의 수직 픽셀은 하나의 픽셀로 처리된다.
하나의 픽셀로 데시메이팅되는 수직 픽셀의 그룹화에 대해, 곱셈기에 인가되는 합산된 가중 계수는 1과 같다. 예를 들어, 예시적인 실시예는, 3개의 그룹 픽셀 중 첫 번째 및 세 번째 픽셀에 0.25를 곱하고, 그 그룹의 중간 픽셀에 0.50을 곱한다. 2개의 픽셀의 그룹에 대해, 각 픽셀에 0.50을 곱한다. 서로 합산될 때 1이 되는 각 그룹에 대해 다른 가중 함수들이 이용가능하다. 합산된 가중 함수가 1과 동일하지 않지만, 블록 또는 매크로블록의 모든 계수의 합이 어떤 미리 결정된 값과 동일한 것이 또한 바람직할 수 있다.
크로미넌스 픽셀 블록에 대해, 대체 필드들은 실질적으로 동일한 방법으로 수직으로 데시메이팅된다. 도 3에서 알 수 있듯이, 첫 번째 및 마지막 수직 픽셀의 값이 유지되는 반면, 중간의 2개의 픽셀은 하나의 픽셀로 처리된다. 예시적인 실시예에 대해, 곱셈기 요소에 의해 2개의 중간 픽셀에 인가된 가중 계수는 0.50과 같다. 휘도와 크로미넌스의 수직 필터링 및 데시메이션 간에 정확한 균형을 조정하는데 바람직하거나 필요한 경우, 대체 가중 계수가 크로미넌스 픽셀에 인가될 수 있다.
필드에 기초한 데이터에 대한 필터 계수는, 필터 계수가 입력 라인에 대해 필터링된 라인의 유효한 배치(effective placement)를 결정하기 때문에 적당한 위상을 새로운 라인에 제공하도록 신중히 선택된다. 주어진 출력 라인에 대해 입력 라인을 동일한 매크로블록 내에 있도록 강제하는 것은, 계수를 결정하는데 더 어려움을 주진 않지만, 이것은 필터 순서로 필터의 품질을 한정한다. 필터 순서는 출력 라인을 구성하는데 사용된 입력 라인의 수의 함수이다. 그러나, 도 2의 구성을 단일 16-라인 매크로블록으로 강제하는 것은 감소치가 8:3이기 때문에 PIP, POP 또는 PIG 영상에 현저하게 영향을 미치지 않는다.
도 4는 프레임 내의 픽셀의 수직 데시메이션을 도시한다. 이 예에서, 비디오 신호 소스는 초당 24, 30 또는 60 프레임의 비율로 발생하는 순차 주사 (progressive scan)이다. 데시메이팅된 출력 신호는 동일한 비율로 발생하는 1H 인터레이싱된 신호이다. 도 3에서와 같이, 원은 휘도 픽셀을 나타내고, 사각형은 크로미넌스 픽셀을 나타내고, 별표는 데시메이팅된 픽셀을 나타낸다. 데이터는 60Hz의 속도로 메모리로부터 판독된다. 초당 24 또는 30 프레임으로 발생하는 데이터는 각 수직 라인 당 2번 판독되고, 초당 60 프레임으로 발생하는 데이터는 각 수직 라인 당 1번 판독된다. 초당 24 프레임으로 발생하는 데이터는 디스플레이 프로세서에서 디스플레이 비율로 변환된다. 도 4는 60Hz에서 판독되고, 각각 판독 동안 16개의 입력 수직 픽셀로부터 3개의 픽셀을 생성하는 프레임을 도시한다. 그 결과, 매크로블록이 각 16개의 입력 픽셀에 대해 6개의 픽셀을 생성하고, 이것은 초당 30 프레임에서의 8:3 데시메이션 비율과 동일하게 된다. 초당 24 및 30 프레임의 프레임 비율에서, 동일한 데이터가 2번 판독되기 때문에 어떠한 데이터 스키핑 (skipping)도 발생하지 않는다. 초당 60 프레임의 프레임 비율에서, 몇몇 데이터는 스키핑되지만 그 효과는 시청자에게 현저하지 않으며, 그 결과 영상이 초당 30 프레임의 디스플레이 비율로 발생하게 된다. 이것은 디스플레이 프로세서에서의 추가 데시메이션을 제거한다. 도 3에서와 같이, 출력 픽셀에 기여(contributing)하는 각 입력 픽셀에 인가된 가중 계수는 입력 픽셀과 비교해서 분수(fraction)로 보여진다. 가중 계수는 아래에서 설명될 것이다.
도 5 및 도 6은 2H 순차 포맷에서의 데시메이팅된 출력을 도시한다. 도 5 및 도 6은 각각 도 3 및 도 4에 도시된 것과 같은 동일한 소스 비디오 신호를 입력으로서 갖는다. 이 경우에 있어서, 데시메이션 비율은 순차 포맷 출력 요구조건 때문에 휘도 데이터에 대해 8 : 6이다. 크로미넌스 데이터에 대해, 4×4 픽셀의 블록은 4개의 수직 입력 픽셀 각각에 대해 6개의 픽셀로 사실상 업샘플링(upsampled)되어야 한다. 도 2 및 도 7의 회로 구조는 이들 예의 증가된 해상도를 지원하기 위해 추가 곱셈기 및 가산기를 포함할 수 있다.
동일한 기본 회로 구조는 필드 및 프레임에 기초한 영상 블록 데이터 모두에 대해 이용될 수 있다. 이 예에 대해, 최고 4개의 입력 픽셀은 하나의 출력 픽셀로 처리된다. 필터/데시메이션 구조는 도 7에 도시된다. 픽셀의 그룹에 대한 예시적인 가중 계수는 도 3 내지 도 6에 주어진다. 가중 계수는 입력 픽셀이외의 수이다. 입력 픽셀 값이 하나 초과하는 출력 픽셀을 결정하는데 사용되는 경우, 상부의 가중 계수는 일반적으로 위(up)를 가리키는 화살표로 표시된 출력 픽셀에 대응하고, 하부의 가중 계수는 일반적으로 아래(down)를 가리키는 화살표로 표시된 출력 픽셀에 대응한다.
휘도 프레임에 기초한 매크로블록 필터링/데시메이션 구조는 또한 60Hz의 속도로 데이터를 판독한다. 필터/데시메이터(30)로부터 예시적인 입/출력은 도 4 및 도 6에 도시된다. 픽셀 그룹에 대한 예시적인 가중 계수는 전술한 바와 같이 나타난다. 프레임에 기초한 휘도 및 크로미넌스 계수 모두는 예시적이고, 원하는 위상 또는 다른 효과를 달성하기 위해 변할 수 있다.
위의 실시예에 대해, 필터/데시메이터(30)는 도 1에 도시된 바와 같이 프레임 메모리(24)의 앞에 위치한다. 일반적으로, 메모리 용량 요구조건과 메모리 대역폭이 감소되기 때문에, 필터링 및 데시메이션은 메모리 앞에서 발생한다. 그러나, 메모리(24) 뒤에 요소(30)를 위치시키는 것도 가능하다. MPEG 호환 시스템에 대해, 메모리 앞에 요소(30)를 위치시키는 것은 메모리 대역폭을 감소시키지만, I 및 P 프레임이 복원을 위해 저장되어야 하기 때문에, 메모리 용량은 단지 최소한으로 감소된다. 데시메이팅된 PIP, POP 또는 PIG 영상만이 임계 디스플레이 간격 동안 메모리로부터 판독되기 때문에, 메모리 대역폭은 감소된다. 메모리(24) 뒤에 요소(30)를 위치시키는 것은 완전 해상도 영상이 디스플레이 간격 동안 판독되어야 함을 필요로 한다.
수직 및 수평 필터링/데시메이션은 상호 독립적인 과정이고, 예를 들어 임의적으로 메모리(24) 앞에 하나를 놓고 메모리(24) 뒤에 하나를 놓아서 서로 분리될 수 있다. 일반적으로 알려진 시스템은 수직 필터링/데시메이션 전에 수평 필터링/데시메이션을 갖는다. 전술한 이유 때문에, 수직 필터링/데시메이션(30)은 일반적으로 메모리 앞에 상주할 것이다. 수평 필터링/데시메이션 성능은 샘플 비율 변환기의 형태로 디스플레이 프로세서(26)에 존재할 수 있다. 수직 필터링/데시메이션이 프레임 메모리 저장 이전에 가장 효과적으로 발생하는 한편, 확장 및 제한 데시메이션을 할 수 있는 수직 샘플 비율 변환기는 디스플레이 프로세서에서 또한 유효하고 효과적일 수 있다.
도 2 및 도 7의 회로는, 프로그램의 제어 하에 필터링 및 데시메이션을 수행하는 프로그래밍가능 논리 회로 또는 마이크로프로세서로 대체될 수 있다. 마이크로프로세서는 데이터 스트림을 처리하는데 더 많은 시간이 걸릴 수 있지만, 일반적으로 구현하는데 비용이 적게 든다. 데이터 스트림을 처리하기 위해 하드웨어로 구현하는 것은 빠르지만 일반적으로 비용이 더 많이 든다. 그러나, 기술적 수준이 향상됨에 따라, 상술한 회로의 구현은 마이크로프로세서를 거쳐 더 빠르게 될 수 있다. 모든 이러한 구현은 본 발명의 범주 내에 존재한다.
도 8은 데시메이션 네트워크(30)를 포함하는 데이터 처리 방법의 흐름도이다. 단계(80)에서, 코딩된 영상을 나타내는 데이터의 데이터 스트림은 처리하기 위해 디코더로 입력된다. 데이터 스트림은, 예를 들어 지상 방송을 통해 튜너에 의해 수신된 MPEG-2 호환 데이터일 수 있다. 데이터 스트림은 단계(82)에서 디코딩되고, 디코딩된 데이터 스트림은 픽셀 블록의 형태로 존재한다. 단계(84)에서, 데이터 스트림은 수직으로 데시메이팅된다. 데시메이션 과정은 동시에 단일 픽셀 블록에 대해 동작한다. 픽셀 블록은 또한 예를 들어 MPEG-2 호환 픽셀 블록일 수 있다. 픽셀 블록은, 단일 픽셀 값으로 데시메이팅될 수직 입력 라인 픽셀 값을 먼저 에일리어스 필터링함으로써 데시메이팅된다. 그 후에, 필터링된 픽셀 값은 가중되고, 최종적으로 가중된 픽셀 값은 단일 픽셀 값으로 합산된다. 각 데시메이팅된 출력 픽셀 값은 단독으로 각 입력 픽셀 블록으로부터 선택된 입력 픽셀 값의 조합이다. 유효 데시메이션 인수(decimation factor)는, 픽셀 블록이 MPEG 호환 매크로블록일 때 8개의 입력 픽셀 : 3개의 출력 픽셀인데, 그 이유는 매크로블록이 일반적으로 휘도 데이터에 대해 16×16 픽셀이기 때문이다. 그러나, 다른 데시메이션 비율도 전술한 바와 같이 또는 입력 데이터에 의해 제안된 바와 같이 사용될 수 있다. 단계(86)는, 감소된 해상도 픽셀 블록을 제공하기 위해 수직으로 블록을 데시메이팅함으로써 픽셀 블록의 데시메이션을 완료하는데, 상기 해상도 픽셀 블록은, 다른 감소된 해상도 픽셀 블록과 조합될 수 있고, 알려져 있는 것처럼 포맷될 수 있으며, PIP, POP 또는 PIG 디스플레이에서 전경 영상으로 디스플레이될 수 있다.
상술한 바와 같이 본 발명은 디지털 비디오 신호에 이용되며, 기술적 수준이 향상됨에 따라, 상술한 데시메이션 회로의 구현은 마이크로프로세서를 거쳐 더 빠르게 될 수 있다. 모든 이러한 구현은 본 발명의 범주 내에 존재한다.

Claims (17)

  1. 블록에 기초한 비디오 프로세서(block based video processor)로서,
    압축된 비디오 신호를 디코딩하기 위한 비디오 디코더(video decoder)(10)로서, 상기 비디오 디코더는 상기 비디오 신호를 나타내는 공간 영역(spatial domain) 내에 픽셀 값(pixel value)을 갖는 N×M 블록(block)을 형성하기 위한 블록킹 회로(blocking circuitry)(18)를 구비하며, 여기서 N 및 M 은 17보다 더 작은 정수인, 비디오 디코더(10)와,
    각 블록에 더 적은 수의 픽셀 값을 제공하기 위해 픽셀 값을 갖는 블록에 응답하는 데시메이팅 회로(decimating circuitry)(30, 100, 200)로서, 여기서 상기 더 적은 수의 상기 픽셀 값의 각 값은 연관된 입력 블록(input block)으로부터만 유도되는, 데시메이팅 회로(30, 100, 200)
    를 포함하는, 블록에 기초한 비디오 프로세서.
  2. 제 1항에 있어서, 데시메이팅될 픽셀 블록을 저장하기 위해 상기 블록킹 회로와 상기 데시메이팅 회로(100, 200) 사이에 메모리(90)를 더 포함하는, 블록에 기초한 비디오 프로세서.
  3. 제 1항에 있어서, 상기 블록킹 회로에 연결된 프레임 메모리(frame memory) (24)를 더 포함하며, 여기서 상기 디코더는 MPEG 호환가능하며, 상기 픽셀 값을 갖는 블록은 매크로블록(macroblocks)인, 블록에 기초한 비디오 프로세서.
  4. 제 1항에 있어서, 상기 데시메이팅 회로는 매크로블록 메모리(90), 에일리어스 감소 필터(alias reduction filter)(100,200) 및 픽셀 데시메이터(pixel decimator)(100,200)를 포함하는, 블록에 기초한 비디오 프로세서.
  5. 제 4 항에 있어서, 상기 에일리어스 감소 필터는 다위상(polyphase) 필터 (110, 112, 114)와 유한 응답 필터(finite response filter)(210, 212) 중 어느 하나인, 블록에 기초한 비디오 프로세서.
  6. 제 1 항에 있어서, 상기 데시메이팅 회로는 8 : 3의 데시메이팅 인수(decimating factor)를 갖는, 블록에 기초한 비디오 프로세서.
  7. 코딩된 영상(coded image)을 나타내는 데이터의 데이터 스트림(data stream)을 처리하는 방법으로서,
    공간 영역 내의 픽셀 값을 나타내는 디코딩된 데이터 스트림을 발생시키기 위해 상기 데이터 스트림을 디코딩하는 단계(10)로서, 여기서 상기 디코딩된 데이터 스트림은 N×M 픽셀 값을 갖는 픽셀 블록으로 구성되며, N 및 M 은 17보다 더 작은 정수인, 데이터 스트림을 디코딩하는 단계(10)와,
    감소된 데이터 스트림을 생성하기 위해 상기 공간 영역 내의 픽셀 값을 나타내는 상기 데이터 스트림을 데시메이팅 하는 단계로서, 여기서 상기 데시메이팅 단계는 블록마다 더 적은 수의 픽셀 값을 생성하고, 상기 데시메이팅된 픽셀값 각각은 관련 입력 픽셀 블록으로부터만 유도되는, 데이메이팅 하는 단계
    를 포함하는, 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법.
  8. 제 7항에 있어서, 상기 데이터 스트림은 MPEG 호환가능하며 상기 픽셀 값을 갖는 블록은 매크로블록인, 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법.
  9. 제 7항에 있어서, 상기 데시메이팅 단계는 에일리어스 감소 필터링 단계(100,200) 및 픽셀 데시메이팅 단계(100, 200)를 포함하는, 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법.
  10. 제 7항에 있어서, 상기 데시메이팅 단계는 8 : 3의 데시메이팅 인수(decimation factor)를 갖는, 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020017001065A 1998-07-31 1999-07-07 블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법 KR100561214B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/126,973 1998-07-31
US09/126,973 US6252906B1 (en) 1998-07-31 1998-07-31 Decimation of a high definition video signal

Publications (2)

Publication Number Publication Date
KR20010053606A KR20010053606A (ko) 2001-06-25
KR100561214B1 true KR100561214B1 (ko) 2006-03-15

Family

ID=22427664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017001065A KR100561214B1 (ko) 1998-07-31 1999-07-07 블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법

Country Status (11)

Country Link
US (1) US6252906B1 (ko)
EP (1) EP1101355A1 (ko)
JP (1) JP2002521976A (ko)
KR (1) KR100561214B1 (ko)
CN (1) CN1214626C (ko)
AU (1) AU772466B2 (ko)
BR (1) BR9912532A (ko)
HK (1) HK1039013A1 (ko)
MX (1) MXPA01000964A (ko)
MY (1) MY121440A (ko)
WO (1) WO2000007366A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957350B1 (en) 1996-01-30 2005-10-18 Dolby Laboratories Licensing Corporation Encrypted and watermarked temporal and resolution layering in advanced television
US6552749B1 (en) * 1999-01-29 2003-04-22 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
WO2000059213A1 (en) * 1999-03-31 2000-10-05 Index Systems, Inc. Decimation method for providing pig windows
US6804449B1 (en) * 2000-01-05 2004-10-12 Genesis Microchip Inc. DVD reverse playback methods and apparatus
US6909750B2 (en) * 2001-05-01 2005-06-21 Koninklijke Philips Electronics N.V. Detection and proper interpolation of interlaced moving areas for MPEG decoding with embedded resizing
KR100400008B1 (ko) * 2001-06-30 2003-09-29 삼성전자주식회사 모니터의 신호처리 장치
US7266150B2 (en) 2001-07-11 2007-09-04 Dolby Laboratories, Inc. Interpolation of video compression frames
CN1255988C (zh) * 2001-11-14 2006-05-10 松下电器产业株式会社 多通道图象处理装置及其方法
US20030112958A1 (en) * 2001-12-13 2003-06-19 Luc Beaudoin Overlay view method and system for representing network topology
US7218355B2 (en) * 2002-09-04 2007-05-15 Darien K. Wallace Deinterlacer using block-based motion detection
US7136108B2 (en) * 2002-09-04 2006-11-14 Darien K. Wallace Segment buffer loading in a deinterlacer
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US7589788B1 (en) * 2003-02-28 2009-09-15 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
EP1585310A1 (en) * 2004-03-30 2005-10-12 Dialog Semiconductor GmbH Image resolution conversion
EP1583031A1 (en) 2004-03-30 2005-10-05 Dialog Semiconductor GmbH Zoom algorithm
KR100666880B1 (ko) * 2005-01-14 2007-01-10 삼성전자주식회사 듀얼 비디오 디코딩 시스템 및 방법
WO2011027440A1 (ja) * 2009-09-02 2011-03-10 株式会社 東芝 画像圧縮装置及び画像伸張装置
CN101860711B (zh) * 2010-06-13 2012-01-11 深圳市茁壮网络股份有限公司 一种数字电视上显示小视频的方法及装置
CN110087091B (zh) 2012-08-06 2021-11-12 Vid拓展公司 多层视频编码中用于空间层的采样栅格信息

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837329A1 (de) 1988-11-03 1990-05-10 Bosch Gmbh Robert Zweidimensionales digitales filter
US4982288A (en) 1989-02-16 1991-01-01 Matsushita Electric Industrial Co., Ltd. High definition television receiver enabling picture-in picture display
JPH02285393A (ja) 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 並列型マルチ動画像表示装置
US5208660A (en) 1989-07-29 1993-05-04 Sharp Kabushiki Kaisha Television display apparatus having picture-in-picture display function and the method of operating the same
JP2912636B2 (ja) * 1989-08-04 1999-06-28 松下電器産業株式会社 ２画面テレビ
JP3056514B2 (ja) 1990-08-27 2000-06-26 任天堂株式会社 画像表示装置およびそれに用いる外部記憶装置
DE4111980A1 (de) * 1991-04-12 1992-10-15 Thomson Brandt Gmbh Verfahren zur codierung
KR960010469B1 (ko) * 1992-10-07 1996-08-01 대우전자 주식회사 Pip 기능을 갖는 디지탈방식 고선명 텔레비젼
US5361098A (en) * 1992-11-30 1994-11-01 Scientific Atlanta, Inc. Methods and apparatus for generating a picture-in-picture digital television frame by inserting a mean-only frame into a full-size frame
JP3350982B2 (ja) * 1992-12-09 2002-11-25 松下電器産業株式会社 画像縮小装置
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
KR0129215B1 (ko) * 1993-05-18 1998-04-18 구자홍 티브이 일체형 브이씨알
KR100348915B1 (ko) * 1994-05-12 2002-12-26 마이크로소프트 코포레이션 텔레비젼프로그램선택방법및그시스템
US5828421A (en) * 1994-10-11 1998-10-27 Hitachi America, Ltd. Implementation efficient digital picture-in-picture decoding methods and apparatus
US5657093A (en) 1995-06-30 1997-08-12 Samsung Electronics Co., Ltd. Vertical filter circuit for PIP function
US5691768A (en) * 1995-07-07 1997-11-25 Lucent Technologies, Inc. Multiple resolution, multi-stream video system using a single standard decoder
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
KR970078657A (ko) * 1996-05-20 1997-12-12 구자홍 비디오 데이타 압축 장치
US6046777A (en) * 1996-09-06 2000-04-04 Thomson Consumer Electronics, Inc. Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation
KR19980042024A (ko) * 1996-11-01 1998-08-17 윌리엄비.켐플러 디지털 텔레비젼을 위한 그래픽 ｏｓｄ 및 모션 비디오 화상을멀티플렉스하고 블랜드하기 위한 시스템
KR19980042023A (ko) * 1996-11-01 1998-08-17 윌리엄비.켐플러 오디오 영상 시스템용 집적 회로
US6088064A (en) * 1996-12-19 2000-07-11 Thomson Licensing S.A. Method and apparatus for positioning auxiliary information proximate an auxiliary image in a multi-image display
US5995160A (en) * 1996-12-19 1999-11-30 Thomson Consumer Electronics, Inc. Video signal processing system providing independent image modification in a multi-image display
US6005621A (en) * 1996-12-23 1999-12-21 C-Cube Microsystems, Inc. Multiple resolution video compression
DE19709976C1 (de) * 1997-03-11 1998-10-01 Siemens Ag Schaltungsanordnung zur Filterung und Dezimation eines Videosignals

Also Published As

Publication number Publication date
BR9912532A (pt) 2001-05-02
JP2002521976A (ja) 2002-07-16
US6252906B1 (en) 2001-06-26
MY121440A (en) 2006-01-28
AU772466B2 (en) 2004-04-29
WO2000007366A1 (en) 2000-02-10
HK1039013A1 (en) 2002-04-04
AU5091899A (en) 2000-02-21
KR20010053606A (ko) 2001-06-25
CN1309868A (zh) 2001-08-22
MXPA01000964A (es) 2002-06-04
EP1101355A1 (en) 2001-05-23
CN1214626C (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
KR100561214B1 (ko) 블록에 기초한 비디오 프로세서 및 코딩된 영상을 나타내는 데이터의 데이터 스트림을 처리하는 방법
US6885707B2 (en) Systems for MPEG subsample decoding
US5818530A (en) MPEG compatible decoder including a dual stage data reduction network
US5825424A (en) MPEG system which decompresses and recompresses image data before storing image data in a memory and in accordance with a resolution of a display device
US6665343B1 (en) Methods and arrangements for a converting a high definition image to a lower definition image using wavelet transforms
US6380985B1 (en) Resizing and anti-flicker filtering in reduced-size video images
JPH07162870A (ja) ビデオ信号符号化装置
US5459514A (en) Video-signal transmitting and receiving apparatus and method for transmitting and receiving high-resolution and low-resolution television signals
US6993076B1 (en) Apparatus and method for deriving an enhanced decoded reduced-resolution video signal from a coded high-definition video signal
US6529244B1 (en) Digital video decode system with OSD processor for converting graphics data in 4:4:4 format to 4:2:2 format by mathematically combining chrominance values
US5867219A (en) Image processing device using high frequency component suppression
JP2004531969A (ja) ビデオ画像の解像度をダウンスケールする方法及び装置
US20010016010A1 (en) Apparatus for receiving digital moving picture
GB2334644A (en) Decoding high definition TV signals for display as standard definition TV
JP3723657B2 (ja) 復号したマルチカラー・デジタル画像ビットマップを表示のためにｒａｍに格納する方法
EP1322114A2 (en) Method and apparatus for vertical compression and decompression of progressive video data
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
KR100367727B1 (ko) 웨이브릿 변환을 이용하여 고선명도 이미지를 저선명도 이미지로 전환하는 방법 및 장치
JPH066777A (ja) 画像符号化装置
KR19990081409A (ko) 디지탈 티브이 수신 디코더 장치
JPH0799655A (ja) 高能率復号化装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee