JP2002521976A - 高精細ビデオ信号のデシメーション - Google Patents

高精細ビデオ信号のデシメーション

Info

Publication number
JP2002521976A
JP2002521976A JP2000563065A JP2000563065A JP2002521976A JP 2002521976 A JP2002521976 A JP 2002521976A JP 2000563065 A JP2000563065 A JP 2000563065A JP 2000563065 A JP2000563065 A JP 2000563065A JP 2002521976 A JP2002521976 A JP 2002521976A
Authority
JP
Japan
Prior art keywords
data
pixel
decimation
block
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000563065A
Other languages
English (en)
Other versions
JP2002521976A5 (ja
Inventor
アラン キャンフィールド バース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2002521976A publication Critical patent/JP2002521976A/ja
Publication of JP2002521976A5 publication Critical patent/JP2002521976A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4023—Scaling of whole images or parts thereof, e.g. expanding or contracting based on decimating pixels or lines of pixels; based on inserting pixels or lines of pixels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/59—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial sub-sampling or interpolation, e.g. alteration of picture size or resolution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Studio Circuits (AREA)
  • Television Systems (AREA)
  • Image Processing (AREA)

Abstract

(57)【要約】 ビデオ・プロセッサ（１０）は符号化デジタル画像データを受け取り、この画像データはＭＰＥＧ準拠のピクセル・ブロックに復号される（１２−２０）。このピクセル・ブロックは垂直方向と水平方向にデシメートされ（３０）、ピクチャ・イン・ピクチャ、ピクチャ・オン・ピクチャまたはピクチャ・イン・グラフィックスで表示するのに適した縮小サイズ画像を生成する（２６）。デシメーション・ネットワークへの復号された入力データはエイリアス・フィルタされ（３６）、８：３の比率でデシメートされる。デシメートされた出力ピクセル・データ（２４）は、それぞれに関連する復号された入力ピクセル・ブロックの１つから導き出される。

Description

【発明の詳細な説明】
【０００１】 本発明はデジタル・ビデオ信号のサブ・サンプリングまたはデシメーション（
decimation）に関する。 高精細テレビジョン（high definition television −ＨＤＴＶ）信号は、Ｎ
ＴＳＣなどの現行ブロードキャスト（放送）標準との互換性を有していないのが
一般的である。ＨＤＴＶ互換信号で使用するのに適した好適な信号符号化標準と
して、ＭＰＥＧ−２（Motion Picture Experts Groupの「情報技術−動画および
関連オーディオ情報：ビデオの符号化("Information Technology Coding of Mo
ving Pictures and Associated Audio Information: Video", ISO/IEC 13818-2,
May 15, 1996）があるが、これは米国内で使用するためにグランド・アライア
ンス（Grand Alliance）によって採用されたものである。この周知の標準によれ
ば、ビデオ、オーディオおよび補助データを符号化し、圧縮するためのフォーマ
ッティングに関するガイドライン（指針）が規定されている。
【０００２】 ＭＰＥＧ−２標準に準拠してテレビジョン信号をフォーマッティングするため
には、テレビジョン・ブロードキャスト（放送）送信システムと受信システムの
両方のアーキテクチャを設計し直す必要があった。ブロードキャスト・データの
量を低減化する圧縮システムが設計者によって開発された。ＨＤＴＶ受信機は、
受信した符号化ＨＤＴＶデータを復号（デコード）し、圧縮解除（decompress）
し、完全な解像度信号（full resolution signal）を再構築してから表示するよ
うにしている。高度に複雑化された符号化／復号化手法と再構築手法が採用され
ているため信号損失は最小限になっているが、人間の目が知覚的に制限されてい
る個所では、例えば、対角線方向の動きの微細な細部では、通常、予想される信
号損失が発生している。
【０００３】 ＨＤＴＶの送受信のあらゆる側面で研究開発が活発に行われているが、最良の
機能を備えたコンシューマ・プロダクト（消費者向け製品）を最低コストで製造
する競争が激しいため、設計者はＨＤＴＶ受信機に関心を集中させている。最初
のコンシューマＨＤＴＶ受信機が備えている機能は、現行標準テレビジョン受信
機よりも少ないが、１６：９ディスプレイといった新しい機能を備えることにな
るであろう。現在では、メーカは、ＰＩＰ（picture-in-picture：ピクチャ・イ
ン・ピクチャ）のように、標準精細（解像度）受信機で現在利用できる機能だけ
でなく、インタラクティブ（双方向）テレビジョンやインターネット・アクセス
のような、他のアプリケーションをサポートする機能も備えたコンシューマ受信
機を設計している。また、メーカは、ＴＶ受信機で現在利用できない新しいサー
ビスや機能、あるいはセット・トップ・ボックス（set top box）やある種の他
のインターフェースを通さないと利用できないような新しいサービスや機能を、
ＨＤＴＶ受信機に取り入れたシステム・アーキテクチャの設計に挑戦している。
【０００４】 ＨＤＴＶ受信機は、従来のプログラミング（番組編成）と同じように、例えば
、スプレッド・シート（spread sheet）プログラムのようなグラフィックスも表
示できるようになるであろう。グラフィックスの表示は、視聴者（viewer）がＨ
ＤＴＶ受信機を使用して、例えば、インターネット情報にアクセスする場合にも
行われることになる。視聴者は、そのグラフィックスが表示されている間に、同
時に従来の高精細（ＨＤ）プログラミングまたは別のＨＤビデオ信号をモニタし
たい場合がある。これは、ピクチャ・イン・グラフィックス（picture-in-graph
ics −ＰＩＧ）として知られている。また、視聴者は、少なくとも１つがＨＤで
ある２つのプログラム（番組）を、ピクチャ・イン・ピクチャ（picture-in-pic
ture −ＰＩＰ）またはピクチャ・オン・ピクチャ（picture-on-picture −ＰＯ
Ｐ）機能を使用して見たい場合もある。ＭＰＥＧ２標準に準拠して伝送されるＨ
ＤＴＶ信号には、ビデオ・データがラインではなく、ブロックとマクロブロック
（macroblock）のフォーマットになっているので、解決しなければならない設計
上の問題がいくつかある。
【０００５】 別の小さな画像を、ＰＩＰ、ＰＯＰまたはＰＩＧによって大きな画像の中に表
示するには、小さい方の画像をフィルタに通してサブ・サンプリング（subsampl
ing）し、表示するのに望ましいサイズにする必要がある。これは水平方向に行
うときは容易である。しかし、ビデオ信号を垂直方向にデシメート（decimate）
することは、インターレース・ビデオ信号を扱うとき設計者にとっていつも難問
となっている。インターレース信号を垂直方向にデシメートすると、新しいライ
ンのフェーズ（位相）を計算しなければならないため、視認可能なアーティファ
クト（artifact）を発生させる。正しいフェーズを得るためには、先行フィール
ドまたは後続フィールドのどちらかが用意されていなければならないため、必要
とするフィールドをメモリにストアしておく必要がある。このことは、必要とす
るメモリと帯域幅を増大させる。エイリアシング（aliasing）を低減するには、
信号を帯域制限フィルタ（band limit filter）に通す必要があるが、ラインの
すべてがフィルタを利用できるとは限らないので、その結果、得られるスペクト
ラムは不正確になっている。
【０００６】 上述した従来の問題は、ＭＰＥＧ２フォーマットのピクセル・ブロックとマク
ロブロックが複雑であるためさらに複雑化している。従来のライン・メモリは、
ラインごとの順（line by line order）になっていない入力データ・ストリーム
を収容するには不十分である。公知のＨＤＴＶ受信機は、データをラスタ・スキ
ャン・フォーマット（raster scan format）にフォーマッティングし直してから
、完全な解像度信号をＰＩＰ、ＰＯＰまたはＰＩＧ信号に変換し、表示されるよ
うにしている。
【０００７】 本発明の原理によれば、表示用の低減された解像度画像は、ピクセル・ブロッ
ク・データをデシメートすることによって得られ、デシメートされたピクセル・
データは、それぞれに関連するデシメートされていない１つのピクセル・ブロッ
クからのみ導き出される（derive）。
【０００８】 図１は、本発明の原理によるＭＰＥＧ２準拠の復号器（デコーダ）１０とエレ
メント３０を含んでいるＨＤＴＶ受信機の一部を示している。受信されたＨＤＴ
Ｖ信号はブロードキャスト（放送）に先立って圧縮されているが、この圧縮は、
復号器１０で行われる圧縮解除（decompression）と復号化（デコード）とはほ
ぼ逆の方法で行われている。図示の復号器１０の構成は周知である。
【０００９】 圧縮データはチューナ／デ・モジュレータ（図示せず）から受信され、バッフ
ァ１２に入力される。バッファ１２は、圧縮入力データ・ストリームのデータ・
レートをモニタし、可変長復号器（variable length decoder −ＶＬＤ）１４に
出力する。ＶＬＤ１４は可変長符号化データ・ストリームを復号する。ＶＬＤ１
４は復号化データ・ストリームを逆量子化器（inverse quantizer）１６に渡し
、そこで復号化データ・ストリームはビデオ・データを表す逆量子化係数（dequ
antized coefficients）に戻される。逆量子化器１６は逆量子化係数を逆離散コ
サイン変換器（inverse discrete cosine transformer −ＩＤＣＴ）１８に渡し
、そこで逆量子化係数はピクセル・データに逆変換される。
【００１０】 ピクセル・データは、ＭＰＥＧ２標準に準拠するブロックおよびマクロブロッ
クとしてフォーマッティングされている。また、ＭＰＥＧ２標準によれば、ピク
セル・ブロックはＩ、ＰまたはBフレームまたはフィールドとして定義されてい
る。ＩとPフレームまたはフィールド、さらにオプションとしてBフレームまたは
フィールドは、結合器（combiner）２０を通してフレーム・メモリ２４にストア
しておき、完全なフレームまたはフィールドの再構築時に使用されるようにして
いる。メモリ２４へのデータ書き込み、メモリ２４からデータ読み出しは、ロー
カル・メモリ・コントローラ２８の制御の下で行われる。
【００１１】 ピクセル・データがＩＤＣＴ１８から出力されるとき、画像再構築のために必
要な関連ピクセル・データがメモリ２４から導き出され、動き補償器（motion c
ompensator）２２に送られる。動き補償器２２はフィールドまたはフレームのカ
レント・ピクセルの再構築に必要な情報を計算し、そのデータを結合器２０に送
る。結合器２０は、ＩＤＣＴ１８と動き補償器２２からのピクセル・データを結
合し、再構築された結果をメモリ２４にストアする。この新しく再構築されたデ
ータは、ＰまたはＢフィールドとフレームを構成する、新たに復号されたピクセ
ル・データから後続フィールドとフレームを再構築するために必要になるまでス
トアされている。この再構築データも、ディスプレイ・プロセッサ２６に送られ
、そこで処理されてから表示されるか、あるいはストレージ・デバイスなど（図
示せず）に出力される。
【００１２】 視聴者がＰＩＰ、ＰＯＰまたはＰＩＧによってプログラム（番組）を見ようと
選択したとき、再構築される画像フィールドまたはフレームは、本発明の原理に
よれば、マイクロ・コントローラの制御の下で結合器２０からフィルタ／デシメ
ータ（filter and decimator）３０に送られる。エレメント３０は、エイリアシ
ングに備えて垂直方向と水平方向の両方でデータをフィルタし、ピクセル・デー
タを必要なピクセル数にデシメートして、表示用の低減された解像度の画像を出
力する。デシメートされた画像は、ディスプレイ・プロセッサ２６で必要になる
までメモリ２４にストアされている。ここで言うデシメーション（decimation）
とは、サブ・サンプリング、ピクセルの重み付け結合（weighted combination）
といったような、なんらかの方法によってピクセル数を削減することを含んでい
る。
【００１３】 フィルタ／デシメータ３０が、デシメートされた第１画像をメモリ２４に送る
のと同時に、バックグラウンド（背景）の第２画像も、入力３２からの表示に備
えてメモリ２４に送られる。バックグラウンド画像は、ＰＩＰ、ＰＯＰ、または
ＰＩＧオプションを選択する前に表示されるグラフィックスまたはプログラムを
含んでいる。エレメント３０から得られる、デシメートされた画像はフォアグラ
ウンド画像であり、これは、公知の方法でスイッチングされるか、バックグラウ
ンド画像の中にマッピングされる。例えば、公知の集積回路は、メモリから両方
の画像にアクセスし、デシメートされた画像をバックグラウンド画像内のウィン
ドウ中に表示するようにする。
【００１４】 第２画像が、例えば、コンピュータから得られるグラフィックス画像であれば
、その画像はディスプレイ・プロセッサ２６の要件に合ったフォーマットにされ
てから、メモリ２４にストアされる。このフォーマッティングは、テレビジョン
受信機で行われることもあれば、行われないこともある。第２画像がブロードキ
ャストされたテレビジョン・プログラム（番組）であれば、復号化画像は第２の
チューナからディスプレイ・プロセッサ２６に送られる。このようにＰＩＰ、Ｐ
ＯＰおよびＰＩＧで表示を行うシステムは、公知のように、テレビジョン受信機
やビデオ・テープ・レコーダに備わっている。第２チューナから出力される第２
画像は、ディスプレイ・プロセッサ２６の要件に合ったフォーマットにされてメ
モリ２４に送られる。第２画像をメモリ２４にストアする代わりに、第２画像を
出力するデバイスに独自のメモリをもたせ、このメモリをディスプレイ・プロセ
ッサ２６に結合してディスプレイ・プロセッサ２６によりアクセス可能とするこ
とも、また、画像をリアル・タイムで処理し、その画像を直接ディスプレイ・プ
ロセッサ２６に渡すようにすることも可能である。
【００１５】 図２は、本発明の原理によるエレメント３０を構成するフィルタ／デシメータ
で、１つの可能な構成を示す図である。マクロブロック・バッファ９０は、復号
器１０から圧縮解除され、復号されたピクセルのマクロブロックを受け取り、垂
直フィルタ・デシメータ（vertical filter decimator）１００で必要なるまで
そのデータを保存しておく。垂直フィルタ／デシメータ１００は、垂直方向にエ
イリアシングに備えてフィルタリングし、デシメーションする機能を備えている
。水平フィルタ／デシメータ２００は、水平方向にエイリアシングに備えてフィ
ルタリングし、デシメーションする機能を備えている。
【００１６】 エレメント１００は、フィルタ・エレメント１１０、１１２および１１４で構
成されたエイリアシング・ポリフェーズ（多相）ローパス・フィルタを含んでい
る。なお、例えば、有限インパルス応答（finite impulse response −ＦＩＲ）
フィルタのような、他のタイプのフィルタを使用することも可能である。ＭＰＥ
Ｇ２準拠のシステムは、そのビット・ストリームが連続画像を表すマクロブロッ
クの連続ラスタ・スキャン列を表しているので、ラスタ・スキャン・システムに
似ている。ラスタ・スキャン・システムでは、各タップに大量のメモリが必要で
あるため、垂直ＦＩＲフィルタを実装するには高価である。ＭＰＥＧ２準拠シス
テムの各タップ用に必要とされるメモリは、各ラインのデータ量にマクロブロッ
クのライン数を掛けた量となる。
【００１７】 エレメント１１０−１１４の出力からは、それぞれマルチプライア１２０、１
２２および１２４にデータが渡され、各マルチプライアでは、所望の重み付け係
数がそれぞれの入力信号に加えられる。マルチプライア１２２と１２４の重み付
け出力は加算器１３０で加算され、加算器１３０とマルチプライア１２０の出力
は加算器１３２で加算される。上記に代わる方法として、３入力加算器を使用し
て、マルチプライア１２０−１２４の出力を受け取るようにすることも可能であ
る。加算器１３２の出力からは、データが水平フィルタ／デシメータ２００に送
られる。
【００１８】 エレメント２００は、個々のＦＩＲフィルタ２１０、２１２−２１０＋ｎから
構成されたエイリアシング・フィルタを含んでいる。なお、ｎ＋１は、所望の水
平デシメーションを得るために使用されるフィルタの数に等しい。各ＦＩＲフィ
ルタの出力は、それぞれマルチプライア２２０、２２２−２２０＋２ｎに渡され
、各マルチプライアでは、所望の重み付け係数が入力信号に加えられる。マルチ
プライアの重み付け出力は加算器２３０で加算されたあと、メモリ２４に送られ
、ディスプレイ・プロセッサ２６で必要になるまでそこに保存されている。水平
フィルタ／デシメータ２００の構造は、ＦＩＲフィルタを採用しているサンプル
・レート・コンバータの構造と同じであり、これはビデオ処理の分野では周知で
ある。
【００１９】 図２は、シングル・ブロック、例えば、マクロブロックまたはそのサブ・ブロ
ックからのデータが、任意の時点でどのように処理されるかを示す図である。境
界上にある場合でも、デシメートされた各ピクセル値は、ピクセル・データの１
つの入力ブロックからのみ導き出される。先行する、または隣接するブロックか
らのデータがブレンド（混合）されることはない。
【００２０】 例えば、図１のフィルタ／デシメータ３０は、図２の構造を含むことが可能で
ある。この構造では、３個またはそれ以下のピクセルは、バッファ９０からエレ
メント１００内部のポリフェーズ・フィルタに入力され、適切に重み付けされる
。フィルタに入力されるピクセルが３個より少ないときは、有効データが入力さ
れていないマルチプライアに加えられる重み付け係数は、誤差が生じないように
ゼロにセットされる。別の方法として、図２の構造を並列に反復させると、マク
ロブロックからの垂直方向のピクセル行全体を同時に受け入れることができる。
図２の構造を反復させると、処理速度が向上するが、コストとチップ・サイズも
増加することになる。
【００２１】 垂直フィルタ／デシメータ１００の構造の利点は、ＰＩＰ、ＰＯＰまたはＰＩ
Ｇ適応性を有利に提示することである。エレメント１００の各出力ラインは、最
大でも３入力ラインの関数になっており、さらに、シングル・マクロブロックま
たはそのマクロブロックのサブ・ブロックからのラインの関数になっている。ユ
ニット１００の構造に入力されるラインが３未満であるときは、無効データが入
力されるマルチプライアにゼロの重み付け係数が加えられる。この構造には、設
計を単純化するという、いくつかの利点がある。第一に、エレメント３０（図１
）に入力されるデータを、同じマクロブロックまたはサブ・ブロックからのデー
タに制限すると、１つのライン全体にアクセスするのに必要な複数のライン・メ
モリや他のメモリ構造を備えた垂直フィルタ（エレメント１１０−１１４）は、
排除される。このようにすると、必要メモリ量は、１つのブロックまたはマクロ
ブロックをストアする能力をもつバッファで済むことになる。このメモリは垂直
フィルタ／デシメータ１００の前に置いておくことも（図示せず）、フレーム・
メモリ２４に組み入れておくことも可能である。従来のフィルタ／デシメータ構
造では、垂直フィルタ／デシメータ用にライン・メモリ全体が必要であった。複
数のマクロブロックとして表示される画像当たりのピクセル数が１９２０×１０
８０である高精細信号では、シングル・ラインには、１２０個のマクロブロック
からの部分が含まれている。公知のライン・デシメータがマルチ・ブロック環境
で使用されるときは、１２０個のマクロブロック全部を復号し、ストアしておい
てからビデオ信号を垂直フィルタリングし、デシメーションする必要がある。
【００２２】 第二に、垂直デシメーション比率を８：３（＝２．６７：１）にすると、ＰＩ
Ｐ、ＰＯＰまたはＰＩＧ画像で現在使用されている３：１低減とほぼ同等の結果
が得られる。公知の垂直デシメーション比率で３：１が選択されたのは、２：１
では、ＰＩＰ、ＰＯＰまたはＰＩＧアプリケーションで得られるデシメーション
が余りに少なく、４：１では、ＰＩＰ、ＰＯＰまたはＰＩＧアプリケーションで
得られるデシメーションが多くなりすぎるからである。ラスタ・ライン・フォー
マットのビデオ信号では、デシメーションを３：１にすると、所望の垂直画像サ
イズが得られるが、３つのライン・メモリが必要であった。８：３にしても、３
：１にしても、視聴者から見た違いは無視し得るほどである。
【００２３】 第三に、エレメント１００は、この例では、各ルミナンス（輝度）マクロブロ
ックから３つのルミナンス・ライン・セグメントを生成する。データはマクロブ
ロック形式で処理されるので、エレメント１００はフィールド・フォーマットと
フレーム・フォーマットの両方のビデオ信号を受け付ける。
【００２４】 クロミナンス・データについては、フィルタ／デシメータ３０と同一または類
似構造のものが使用できる。クロミナンス・データは、垂直解像度が５０％だけ
すでに低減されている。従って、クロミナンス・ピクセル・ブロックは、エレメ
ント３０で４：３の比率だけさらに垂直デシメートされる。垂直デシメーション
を行うには、ブロック内の４ピクセルのうち２つがエレメント１００をバイパス
するか、あるいはエレメント１００からエレメント２００に未変更のまま渡され
、水平フィルタリングとデシメーションが行われる。残りの２ピクセルは、エレ
メント１００の構造によってフィルタに通され、重み付けされ、１つに加算され
てから、エレメント２００に渡される。この２ピクセルは、上述したルミナンス
・ピクセルの場合と実質的に同じ態様で処理される。
【００２５】 図３はフィールド内のピクセルの垂直デシメーションを示している。ルミナン
ス・ピクセルは垂直デシメーションされる前に円で表され、クロミナンス・ピク
セルはデシメーションされる前に四角で表されている。デシメートされたルミナ
ンス・ピクセルとクロミナンス・ピクセルはアスタリスク（星印）で表されてい
る。図３には、各ルミナンス・マクロブロック・フィールドに含まれる８ピクセ
ルライン・セグメントごとに３つのピクセルと、各クロミナンス・マクロブロッ
ク・フィールドに含まれる４ピクセルライン・セグメントごとに３つのピクセル
だけが示されている。
【００２６】 図３において、ソースは、例えば、毎秒３０フレームを収めている１Ｈインタ
ーレース・ビデオ信号である。デシメートされた出力信号は、同じレートで現れ
る１Ｈインターレース・ビデオ信号である。第１フィールドの最初の２垂直ピク
セルは、１ピクセルになるように処理される。次の３垂直ピクセルも、１ピクセ
ルになるように処理され、第１フィールドに含まれるピクセル・ブロックの最後
の３垂直ピクセルは１ピクセルになるように処理される。オルタネート（交互）
フィールドでは、垂直フィルタリングされ、デシメートされる垂直ピクセルのグ
ループは異なっている。３垂直ピクセルの２グループは、各々が１ピクセルにな
るように処理され、それぞれのオルタネート・フィールドのブロックの最後の２
垂直ピクセルは１ピクセルになるように処理される。
【００２７】 垂直ピクセルのグループが１ピクセルになるようにデシメートされるときは、
マルチプライアに加えられる総和重み付け係数（summed weighting coefficient
s）はユニティ（１）に等しくなっている。例えば、この実施例では、３ピクセ
ルのグループの第１ピクセルと第２のピクセルは０．２５倍され、グループの中
間ピクセルは０．５０倍される。２ピクセルのグループでは、各ピクセルは０．
５０倍される。総和するとユニティに等しくなる各グループには、他の重み付け
関数を使用することも可能である。総和重み付け関数がユニティに等しくなって
いないことが望ましい場合もあるが、ブロックまたはマクロブロックの全係数の
総和は、あらかじめ決めたなんらかの値に等しくなっている。
【００２８】 クロミナンス・ピクセル・ブロックについては、オルタネート・フィールドは
ほぼ同じように垂直デシメートされる。図３に示すように、最初と最後の垂直ピ
クセルの値はそのままになっているのに対し、中間の２ピクセルは１ピクセルに
なるように処理される。この実施例では、マルチプライア・エレメントによって
中間２ピクセルに加えられる重み付け係数は０．５０に等しくなっている。ルミ
ナンスとクロミナンスの垂直フィルタリングとデシメーションの間でバランスを
正しく保つために、望ましければあるいはその必要があれば、交互する重み付け
係数をクロミナンス・ピクセルに加えることが可能である。
【００２９】 フィールドをベースとするデータの場合のフィルタ係数は、新しいラインに正
しいフェーズが与えられるように慎重に選択されている。それは、フィルタ係数
が、入力ラインに対するフィルタされたラインの実効的な配置を決定するからで
ある。所望の出力ライン用の入力ラインを同じマクロブロック内に置かれる様に
制約することは、その係数を決定することに困難さを増加させることはない、し
かしフィルタの品質はフィルタの順序に制限される。フィルタ順序は、出力ライ
ンを構築するために使用される入力ラインの数の関数になっている。しかし、図
２の構造をシングルの１６ライン・マクロブロックに拘束すると、低減は８：３
であるので、ＰＩＰ、ＰＯＰまたはＰＩＧ画像に目立った影響を与えることがな
い。
【００３０】 図４は、フレーム内ピクセルの垂直デシメーションを示す図である。この例で
は、ビデオ信号ソースは、毎秒２４、３０または６０フレームのレートで現れる
プログレッシブ・スキャン（progressive scan：順次走査）である。デシメート
された出力信号は同じレートで現れる１Ｈインターレース信号である。図３と同
じように、円はルミナンス・ピクセルを表し、四角はクロミナンス・ピクセルを
表し、アスタリスクはデシメートされたピクセルを表している。データは６０H
ｚのレートでメモリから読み出される。毎秒２４または３０フレームで現れるデ
ータは各垂直ラインに対して２度読み出され、毎秒６０フレームで現れるデータ
は各垂直ラインに対して１度読み出される。毎秒２４フレームで現れるデータは
、ディスプレイ・プロセッサでディスプレイ・レートに変換される。図４に示す
ように、フレームは６０Ｈｚで読み出され、フレーム読み出しが行われるたびに
１６入力垂直ピクセルから３ピクセルを生成している。その結果、マクロブロッ
クは各１６入力ピクセルに対して６ピクセルを生成し、これは毎秒３０フレーム
のときの８：３デシメーション・レートに一致している。フレーム・レートが毎
秒２４および３０フレームのときは、同じデータが２度読み出されるのでデータ
・スキッピングは行われない。フレーム・レートが毎秒６０フレームのときは、
一部のデータがスキップされるが、その影響は視聴者には気付かれず、結果とし
て、画像は毎秒３０フレームのディスプレイ・レートで現れることになる。この
ようにすると、ディスプレイ・プロセッサにおけるこれ以上のデシメーションを
排除することができる。図３と同じように、出力ピクセルに寄与する各入力ピク
セルに加えられる重み付け係数は、入力ピクセルの横に分数で示されている。重
み付け係数については、以下で説明する。
【００３１】 図５と図６は、２Ｈプログレッシブ・フォーマットのデシメートされた出力を
示している。図５と図６では、入力は、それぞれ図３と図４に示すものと同じソ
ース・ビデオ信号になっている。このケースでは、デシメーション・レートは、
出力をプログレッシブ・フォーマットにする必要があるため、ルミナンス・デー
タでは８：６になっている。クロミナンス・データでは、４×４ピクセルのブロ
ックは、実際には、４垂直入力ピクセルの各々に対して６ピクセルになるように
アップ・サンプル（upsample）されなければならない。図２と図７の回路構造は
、この例における増大した解像度をサポートする追加のマルチプライアと加算器
を含むことができる。
【００３２】 フィールド・ベースとフレーム・ベースのどちらの画像ブロックデータにも、
同じ基本回路構造を利用することが可能である。この例では、最大４入力ピクセ
ルが１出力ピクセルになるように処理されている。フィルタ／デシメーション構
造は図７に示されている。ピクセル・グループの場合の重み付け係数の例は、図
３乃至図６に示されている。入力ピクセルの横の数字が重み付け係数である。入
力ピクセル値が２つ以上の出力ピクセルを判断するために使用される場合は、上
の重み付け係数は、ほぼ上向きの矢印が指している出力ピクセルに対応しており
、下の重み付け係数は、ほぼ下向きの矢印が指している出力ピクセルに対応して
いる。
【００３３】 クロミナンス・フレームベースのマクロブロックのフィルタリング／デシメー
ション構造も、６０Ｈｚのレートでデータを読み出す。フィルタ／デシメータ３
０からの入出力の例は図４と図６に示されている。ピクセル・グループの場合の
重み付け係数の例は上述した通りである。フレーム・ベースのルミナンス係数と
クロミナンス係数はどちらも例示であり、望みのフェーズまたは他の効果が得ら
れるように変更することが可能である。
【００３４】 上記実施形態では、フィルタ／デシメータ３０は、図１に示すようにフレーム
・メモリ２４の手前に置かれている。従来では、フィルタリングとデシメーショ
ンはメモリの前に置かれているが、これは必要メモリ容量とメモリ・バンド幅が
低減されているためである。しかし、エレメント３０はメモリ２４の後に置くこ
とも可能である。ＭＰＥＧ準拠のシステムでは、エレメント３０をメモリの手前
に置くと、メモリ・バンド幅が低減されるが、ＩフレームとＰフレームは再構築
に備えてストアしておかなければならないので、メモリ容量が低減されるのは最
小限にすぎない。メモリ・バンド幅が低減されるのは、デシメートされたＰＩＰ
、ＰＯＰまたはＰＩＧ画像だけが、クリティカル・ディスプレイ・インターバル
（critical display interval）期間にメモリから読み出されるからである。エ
レメント３０をメモリ２４の後に置くことは、完全な解像度画像をディスプレイ
・インターバル期間に読み出すことを必要とする。
【００３５】 垂直および水平フィルタリング／デシメーションは相互に独立したプロセスで
あるので、これらを切り離して、例えば、一方をメモリ２４の前に置き、他方を
メモリ２４の後に、任意に置くことができる。公知のシステムでは、水平フィル
タリング／デシメーションは垂直フィルタリング／デシメーションの前に、通常
、置かれている。上述した理由により、垂直フィルタリング／デシメーションは
、メモリ３０の前に置かれているのが一般的である。水平フィルタリング／デシ
メーションの機能は、サンプル・レート・コンバータの形でディスプレイ・プロ
セッサ２６に実装させることが可能である。垂直フィルタリング／デシメーショ
ンはフレーム・メモリ・ストレージの前に置いておくと最も効率的であるが、拡
張能力を備え、限定的デシメーションを行う垂直サンプル・レート・コンバータ
もディスプレイ・プロセッサに実装させておくと、効果的であり、効率的である
。
【００３６】 図２と図７の回路は、プログラムの制御の下でフィルタリングとデシメーショ
ンを行うマイクロ・プロセッサまたはプログラム可能なロジックで置き換えるこ
とが可能である。マイクロ・プロセッサはデータ・ストリームの処理時間が長く
なるかも知れないが、一般的に、実装コストが安価である。ハードウェアでデー
タ・ストリームを処理するようにすると、高速化するが、一般的に、コストが高
くなる。しかし、技術の進歩に伴い、上述したように回路の実装を、マイクロ・
プロセッサを媒介にして、より高速化することが可能になる。これらの実装の全
ては、本発明の範囲に属するものである。
【００３７】 図８は、デシメーション・ネットワーク３０を含むデータ処理方法のフローチ
ャートである。ステップ８０で、符号化画像を表すデータのデータ・ストリーム
は復号器（デコーダ）に入力され、処理される。このデータ・ストリームは、例
えば、地上ブロードキャスト（放送）でチューナにより受信されたＭＰＥＧ−２
準拠データとすることができる。このデータ・ストリームはステップ８２で復号
される。この復号されたデータ・ストリームはピクセル・ブロックの形になって
いる。ステップ８４で、このデータ・ストリームは垂直方向にデシメートされる
。このデシメーション・プロセスは、同時に１つのピクセル・ブロック上で動作
する。この場合も、ピクセル・ブロックは、例えば、ＭＰＥＧ−２準拠ピクセル
・ブロックとすることができる。ピクセル・ブロックは、最初に、垂直入力ライ
ン・ピクセル値をエイリアス・フィルタリングすることによりデシメートされ、
シングル・ピクセル値になるようにデシメートされる。そこにおいて、フィルタ
リングされたピクセル値は重み付けされ、最後に、重み付けされたピクセル値は
シングル・ピクセル値になるように加算される。デシメートされた各出力ピクセ
ル値は、それぞれの入力ピクセル・ブロックだけからの、選択された入力ピクセ
ル値を結合したものである。ピクセル・ブロックがＭＰＥＧ準拠マクロブロック
であるとき、効率的なデシメーション比率が８入力ピクセル対３出力ピクセルで
あるのは、マクロブロックは、ルミナンス・データでは１６×１６ピクセルであ
るのが一般であるからである。しかし、上述したように、あるいは入力データか
ら判断されるように、他のデシメーション・レートを使用することも可能である
。ステップ８６で、ブロックを水平方向にデシメートして、ピクセル・ブロック
のデシメーションを完了し、他の低減解像度ピクセル・ブロックと結合させる低
減解像度ピクセル・ブロックを供給し、この低減解像度ピクセル・ブロックを公
知のようにフォーマッティングし、ＰＩＰ、ＰＯＰまたはＰＩＧディスプレイに
フォアグラウンド画像として表示させることができる。
【図面の簡単な説明】
【図１】 本発明を実装しているＨＤＴＶ受信機を示すブロック図である。
【図２】 図１のエレメント３０を示すブロック図である。
【図３】 フィールド・ベース画像とフレーム・ベース画像の場合の、垂直方向デシメー
ションの例を示す図である。
【図４】 フィールド・ベース画像とフレーム・ベース画像の場合の、垂直方向デシメー
ションの例を示す図である。
【図５】 フィールド・ベース画像とフレーム・ベース画像の場合の、垂直方向デシメー
ションの例を示す図である。
【図６】 フィールド・ベース画像とフレーム・ベース画像の場合の、垂直方向デシメー
ションの例を示す図である。
【図７】 図１のエレメント３０を示す別の例のブロック図である。
【図８】 本発明によるデータ処理方法を示すフローチャート例である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＵＧ，ＺＷ)，Ｅ Ａ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ， ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，Ｇ Ｅ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ， ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，Ｍ Ｎ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ， ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，Ｚ Ｗ (71)出願人 46，Ｑｕａｉ Ａ， Ｌｅ Ｇａｌｌｏ Ｆ−92648 Ｂｏｕｌｏｇｎｅ Ｃｅｄｅ ｘ Ｆｒａｎｃｅ Ｆターム(参考） 5B057 AA01 CA01 CA16 CB01 CB16 CD05 CG01 CH01 CH09 CH11 5C023 AA02 BA11 CA03 DA04 DA08 5C059 KK38 LB05 LB11 MA00 MA05 MA23 MC11 ME01 NN01 PP04 UA05 UA12 UA38 5C063 AA01 AA11 AB03 AC01 BA03 BA06 CA11 CA29 CA31 CA36 CA40

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 ブロックベースのビデオ・プロセッサであって、 データ・ストリームに応答してピクセル・データのブロックを出力するビデオ
    復号器（デコーダ）（１０）と、 前記ピクセル・ブロック・データをデシメートしてデシメートされたピクセル
    値を出力するデシメーション・ネットワーク（３０）とを備え、 前記デシメートされたピクセル値の各々は、それぞれに関連する１つの入力
    ピクセル・ブロックからのみ導き出されることを特徴とするビデオ・プロセッサ
    。
  2. 【請求項２】 請求項１に記載のビデオ・プロセッサにおいて、さらに、前
    記デコーダと前記デシメーション・ネットワークの間に置かれていて、デシメー
    トされたピクセル・ブロックをストアしておくためのメモリを含むことを特徴と
    するビデオ・プロセッサ。
  3. 【請求項３】 請求項１に記載のビデオ・プロセッサにおいて、さらに、前
    記復号器に結合されたフレーム・メモリを含み、該復号器はＭＰＥＧに準拠し、
    前記ピクセル・データ・ブロックはマクロブロックであることを特徴とするビデ
    オ・プロセッサ。
  4. 【請求項４】 請求項１に記載のビデオ・プロセッサにおいて、前記デシメ
    ーション・ネットワークは、マクロブロック・メモリ、エイリアス低減フィルタ
    およびピクセル・デシメータを含むことを特徴とするビデオ・プロセッサ。
  5. 【請求項５】 符号化された画像を表すデータのデータ・ストリームを処理
    する方法であって、 前記データ・ストリームを復号し、復号されたデータ・ストリームを出力する
    ステップと、 該データ・ストリームをデシメートし、低減されたデータ・ストリームを出
    力するステップとを含み、 前記復号されたデータ・ストリームはピクセル・ブロックを含み、 前記デシメートするステップはデシメートされたピクセル値を出力し、 前記デシメートされたピクセル値の各々は、それぞれに関連する１つの入力ピ
    クセル・ブロックからのみ導き出されることを特徴とする方法。
  6. 【請求項６】 請求項５に記載の方法において、さらに、前記低減されたデ
    ータ・ストリームをフォーマッティングし、表示するのに適した低減された解像
    度画像データを出力するステップと、前記低減解像度画像データを、表示するの
    に適したバックグラウンド画像を表す画像フレーム・データと結合するステップ
    とを含むことを特徴とする方法。
  7. 【請求項７】 請求項５に記載の方法において、前記データ・ストリームは
    ＭＰＥＧに準拠し、前記ピクセル・データのブロックはマクロブロックであるこ
    とを特徴とする方法。
  8. 【請求項８】 請求項５に記載の方法において、前記デシメートするステッ
    プは、エイリアス低減フィルタリングとピクセル・デシメーションのステップと
    を含むことを特徴とする方法。
  9. 【請求項９】 請求項１に記載のプロセッサまたは請求項５に記載の方法に
    おいて、前記デシメーションは、デシメーション比率が８：３になっていること
    を特徴とするプロセッサまたは方法。
  10. 【請求項１０】 デジタル・ビデオ信号処理システムにおける装置であって
    、該装置は、 符号化画像を表す情報を収めているデジタル・データ・ストリームを受信する
    入力ネットワークと、 前記デジタル・データ・ストリームを復号し、ピクセル・データのブロックを
    出力する復号器（デコーダ）（１４−１８）と、 ピクセル・データのブロックを受け入れるバッファ（１２）と、 前記バッファされたピクセル・データのブロックをデシメートし、低減された
    解像度画像データを出力するデシメーション・ネットワーク（３０）と、 前記低減された解像度画像データを、バックグラウンド画像を表す画像フレー
    ム・データ（３４）と結合するディスプレイ・プロセッサ（２６）とを備え、 前記デシメーション・ネットワークからの各デシメートされたピクセル値は、
    それぞれに関連する１つの入力ピクセル・ブロックからのみ導き出されることを
    特徴とする装置。
  11. 【請求項１１】 請求項１０に記載のシステムにおいて、さらに、前記ピク
    セル・データのブロックと前記低減解像度画像データをストアしておくためのメ
    モリを含むことを特徴とするシステム。
  12. 【請求項１２】 請求項１１に記載のシステムにおいて、前記メモリはフレ
    ーム・メモリであることを特徴とするシステム。
  13. 【請求項１３】 請求項１に記載のビデオ・プロセッサ、請求項５に記載の
    方法、または請求項１０に記載のシステムにおいて、 前記デシメーションは前記データ・ストリームを垂直方向にデシメートするこ
    とを特徴とするビデオ・プロセッサ、方法またはシステム。
  14. 【請求項１４】 請求項１に記載のビデオ・プロセッサ、請求項５に記載の
    方法、または請求項１０に記載のシステムにおいて、前記デシメーションは前記
    データ・ストリームを水平方向にデシメートすることを特徴とするプロセッサ、
    方法またはシステム。
  15. 【請求項１５】 請求項１０に記載のシステムにおいて、前記デシメーショ
    ン・ネットワークは、エイリアス低減フィルタとデシメーション・ネットワーク
    を含むことを特徴とするシステム。
  16. 【請求項１６】 請求項１０に記載のシステムにおいて、前記デコーダはＭ
    ＰＥＧに準拠し、高精細ビデオ信号を復号する能力を備えると共に、動き補償ネ
    ットワークを含み、前記メモリはフレーム・メモリであり、前記ピクセル・デー
    タのブロックはマクロブロックであることを特徴とするシステム。
  17. 【請求項１７】 請求項１０に記載のシステムにおいて、前記低減された解
    像度画像データは、前記バックグラウンド画像と共に使用され、ピクチャ・イン
    ・ピクチャ・ディスプレイ、ピクチャ・オン・ピクチャ・ディスプレイ、および
    ピクチャ・イン・グラフィック・ディスプレイを出力するのに適したフレームを
    含むことを特徴とするシステム。
JP2000563065A 1998-07-31 1999-07-07 高精細ビデオ信号のデシメーション Withdrawn JP2002521976A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/126,973 1998-07-31
US09/126,973 US6252906B1 (en) 1998-07-31 1998-07-31 Decimation of a high definition video signal
PCT/US1999/015307 WO2000007366A1 (en) 1998-07-31 1999-07-07 Decimation of a high definition video signal

Publications (2)

Publication Number Publication Date
JP2002521976A true JP2002521976A (ja) 2002-07-16
JP2002521976A5 JP2002521976A5 (ja) 2006-07-20

Family

ID=22427664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000563065A Withdrawn JP2002521976A (ja) 1998-07-31 1999-07-07 高精細ビデオ信号のデシメーション

Country Status (11)

Country Link
US (1) US6252906B1 (ja)
EP (1) EP1101355A1 (ja)
JP (1) JP2002521976A (ja)
KR (1) KR100561214B1 (ja)
CN (1) CN1214626C (ja)
AU (1) AU772466B2 (ja)
BR (1) BR9912532A (ja)
HK (1) HK1039013A1 (ja)
MX (1) MXPA01000964A (ja)
MY (1) MY121440A (ja)
WO (1) WO2000007366A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6957350B1 (en) 1996-01-30 2005-10-18 Dolby Laboratories Licensing Corporation Encrypted and watermarked temporal and resolution layering in advanced television
US6552749B1 (en) * 1999-01-29 2003-04-22 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
WO2000059213A1 (en) * 1999-03-31 2000-10-05 Index Systems, Inc. Decimation method for providing pig windows
US6804449B1 (en) * 2000-01-05 2004-10-12 Genesis Microchip Inc. DVD reverse playback methods and apparatus
US6909750B2 (en) * 2001-05-01 2005-06-21 Koninklijke Philips Electronics N.V. Detection and proper interpolation of interlaced moving areas for MPEG decoding with embedded resizing
KR100400008B1 (ko) * 2001-06-30 2003-09-29 삼성전자주식회사 모니터의 신호처리 장치
US7266150B2 (en) 2001-07-11 2007-09-04 Dolby Laboratories, Inc. Interpolation of video compression frames
CN1255988C (zh) * 2001-11-14 2006-05-10 松下电器产业株式会社 多通道图象处理装置及其方法
US20030112958A1 (en) * 2001-12-13 2003-06-19 Luc Beaudoin Overlay view method and system for representing network topology
US7218355B2 (en) * 2002-09-04 2007-05-15 Darien K. Wallace Deinterlacer using block-based motion detection
US7136108B2 (en) * 2002-09-04 2006-11-14 Darien K. Wallace Segment buffer loading in a deinterlacer
US7480010B2 (en) * 2002-09-04 2009-01-20 Denace Enterprise Co., L.L.C. Customizable ASIC with substantially non-customizable portion that supplies pixel data to a mask-programmable portion in multiple color space formats
US7202908B2 (en) * 2002-09-04 2007-04-10 Darien K. Wallace Deinterlacer using both low angle and high angle spatial interpolation
US7782398B2 (en) * 2002-09-04 2010-08-24 Chan Thomas M Display processor integrated circuit with on-chip programmable logic for implementing custom enhancement functions
US7589788B1 (en) * 2003-02-28 2009-09-15 Intel Corporation Method and apparatus for video motion compensation, reduction and color formatting
EP1585310A1 (en) * 2004-03-30 2005-10-12 Dialog Semiconductor GmbH Image resolution conversion
EP1583031A1 (en) 2004-03-30 2005-10-05 Dialog Semiconductor GmbH Zoom algorithm
KR100666880B1 (ko) * 2005-01-14 2007-01-10 삼성전자주식회사 듀얼 비디오 디코딩 시스템 및 방법
WO2011027440A1 (ja) * 2009-09-02 2011-03-10 株式会社 東芝 画像圧縮装置及び画像伸張装置
CN101860711B (zh) * 2010-06-13 2012-01-11 深圳市茁壮网络股份有限公司 一种数字电视上显示小视频的方法及装置
CN110087091B (zh) 2012-08-06 2021-11-12 Vid拓展公司 多层视频编码中用于空间层的采样栅格信息

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3837329A1 (de) 1988-11-03 1990-05-10 Bosch Gmbh Robert Zweidimensionales digitales filter
US4982288A (en) 1989-02-16 1991-01-01 Matsushita Electric Industrial Co., Ltd. High definition television receiver enabling picture-in picture display
JPH02285393A (ja) 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 並列型マルチ動画像表示装置
US5208660A (en) 1989-07-29 1993-05-04 Sharp Kabushiki Kaisha Television display apparatus having picture-in-picture display function and the method of operating the same
JP2912636B2 (ja) * 1989-08-04 1999-06-28 松下電器産業株式会社 ２画面テレビ
JP3056514B2 (ja) 1990-08-27 2000-06-26 任天堂株式会社 画像表示装置およびそれに用いる外部記憶装置
DE4111980A1 (de) * 1991-04-12 1992-10-15 Thomson Brandt Gmbh Verfahren zur codierung
KR960010469B1 (ko) * 1992-10-07 1996-08-01 대우전자 주식회사 Pip 기능을 갖는 디지탈방식 고선명 텔레비젼
US5361098A (en) * 1992-11-30 1994-11-01 Scientific Atlanta, Inc. Methods and apparatus for generating a picture-in-picture digital television frame by inserting a mean-only frame into a full-size frame
JP3350982B2 (ja) * 1992-12-09 2002-11-25 松下電器産業株式会社 画像縮小装置
US5614952A (en) * 1994-10-11 1997-03-25 Hitachi America, Ltd. Digital video decoder for decoding digital high definition and/or digital standard definition television signals
KR0129215B1 (ko) * 1993-05-18 1998-04-18 구자홍 티브이 일체형 브이씨알
KR100348915B1 (ko) * 1994-05-12 2002-12-26 마이크로소프트 코포레이션 텔레비젼프로그램선택방법및그시스템
US5828421A (en) * 1994-10-11 1998-10-27 Hitachi America, Ltd. Implementation efficient digital picture-in-picture decoding methods and apparatus
US5657093A (en) 1995-06-30 1997-08-12 Samsung Electronics Co., Ltd. Vertical filter circuit for PIP function
US5691768A (en) * 1995-07-07 1997-11-25 Lucent Technologies, Inc. Multiple resolution, multi-stream video system using a single standard decoder
CA2184121A1 (en) * 1995-08-30 1997-03-01 John R. Reder Sampling analog video signal for secondary images
US6008860A (en) * 1995-12-29 1999-12-28 Thomson Consumer Electronics, Inc. Television system with provisions for displaying an auxiliary image of variable size
KR970078657A (ko) * 1996-05-20 1997-12-12 구자홍 비디오 데이타 압축 장치
US6046777A (en) * 1996-09-06 2000-04-04 Thomson Consumer Electronics, Inc. Apparatus for sampling and displaying an auxiliary image with a main image to eliminate a spatial seam in the auxiliary image during freeze frame operation
KR19980042024A (ko) * 1996-11-01 1998-08-17 윌리엄비.켐플러 디지털 텔레비젼을 위한 그래픽 ｏｓｄ 및 모션 비디오 화상을멀티플렉스하고 블랜드하기 위한 시스템
KR19980042023A (ko) * 1996-11-01 1998-08-17 윌리엄비.켐플러 오디오 영상 시스템용 집적 회로
US6088064A (en) * 1996-12-19 2000-07-11 Thomson Licensing S.A. Method and apparatus for positioning auxiliary information proximate an auxiliary image in a multi-image display
US5995160A (en) * 1996-12-19 1999-11-30 Thomson Consumer Electronics, Inc. Video signal processing system providing independent image modification in a multi-image display
US6005621A (en) * 1996-12-23 1999-12-21 C-Cube Microsystems, Inc. Multiple resolution video compression
DE19709976C1 (de) * 1997-03-11 1998-10-01 Siemens Ag Schaltungsanordnung zur Filterung und Dezimation eines Videosignals

Also Published As

Publication number Publication date
BR9912532A (pt) 2001-05-02
US6252906B1 (en) 2001-06-26
MY121440A (en) 2006-01-28
AU772466B2 (en) 2004-04-29
WO2000007366A1 (en) 2000-02-10
HK1039013A1 (en) 2002-04-04
AU5091899A (en) 2000-02-21
KR20010053606A (ko) 2001-06-25
CN1309868A (zh) 2001-08-22
MXPA01000964A (es) 2002-06-04
EP1101355A1 (en) 2001-05-23
KR100561214B1 (ko) 2006-03-15
CN1214626C (zh) 2005-08-10

Similar Documents

Publication Publication Date Title
JP2002521976A (ja) 高精細ビデオ信号のデシメーション
US7020202B2 (en) Systems for MPEG subsample decoding
US6519283B1 (en) Integrated video processing system having multiple video sources and implementing picture-in-picture with on-screen display graphics
JP4346114B2 (ja) 複数の標準的な出力信号を提供するｍｐｅｇデコーダ
US6470051B1 (en) MPEG video decoder with integrated scaling and display functions
US6442206B1 (en) Anti-flicker logic for MPEG video decoder with integrated scaling and display functions
JP2001522175A (ja) インタラクティブ・テレビジョン・アプリケーションにおいて符号化ｍｐｅｇスチール写真をスクロールするための符号化システムおよび方法
JP2004531969A (ja) ビデオ画像の解像度をダウンスケールする方法及び装置
US20010016010A1 (en) Apparatus for receiving digital moving picture
US8170099B2 (en) Unified system for progressive and interlaced video transmission
Jaspers et al. Chip-set for video display of multimedia information
JP2002521976A5 (ja)
JPH11164322A (ja) アスペクト比変換装置及び方法
US6483951B1 (en) Digital video filter sequence for bandwidth constrained systems
US6133960A (en) Field-based upsampling method for performing zoom in a digital video system
US6272497B1 (en) Vertical filter architecture using interleaved memory for storage of pixel data
US6424381B1 (en) Filtering decimation technique in a digital video system
KR100323688B1 (ko) 디지털 동영상 수신 장치
JP2002112259A (ja) 符号化画像情報処理装置
KR0156131B1 (ko) 에이치디티브이 신호를 수신 가능한 엔티에스씨 수신장치
JP2001045370A (ja) 複数のビデオ・ソースを有し、オンスクリーン表示グラフィックスでピクチャ内ピクチャを実現する統合ビデオ処理システム
KR100359824B1 (ko) 비디오 디코딩 장치 및 방법
KR100296817B1 (ko) 디지탈티브이수신디코더장치
JPH10336650A (ja) ディジタル信号の周波数逓降変換装置及びディジタル信号の周波数逓降変換方法
JPH10308946A (ja) 画像符号化装置および画像符号化方法およびビデオ会議装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060523

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070518

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080108