KR980007491A - 동기극성 변환회로 - Google Patents

동기극성 변환회로 Download PDF

Info

Publication number
KR980007491A
KR980007491A KR1019960025577A KR19960025577A KR980007491A KR 980007491 A KR980007491 A KR 980007491A KR 1019960025577 A KR1019960025577 A KR 1019960025577A KR 19960025577 A KR19960025577 A KR 19960025577A KR 980007491 A KR980007491 A KR 980007491A
Authority
KR
South Korea
Prior art keywords
polarity
input
flip
signal
synchronous
Prior art date
Application number
KR1019960025577A
Other languages
English (en)
Other versions
KR100188221B1 (ko
Inventor
나대희
우상경
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960025577A priority Critical patent/KR100188221B1/ko
Publication of KR980007491A publication Critical patent/KR980007491A/ko
Application granted granted Critical
Publication of KR100188221B1 publication Critical patent/KR100188221B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Manipulation Of Pulses (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 입력되는 동기신호의 극성에 상관업이 항상 일정한 극성의 동기신호를 만들어낼 수 있는 동기극성 변환회로를 제공하기 위한 것이다. 이를 위해 본 발명은, 입력되는 동기신호의 현재 극성상태를 후속클럭신호의 입력때까지 유지시키는 제1플립플롭(10)과, 상기 입력되는동기신호의 극성을 반전시키는 인버터(IV), 상기 인버터(IV)를 통한 동기신호의 현재 극성상태를 후속클럭신호의 입력때까지 유지시키는 제2플립플롭(12) 및, 상기 제1 및 제2 플립플롭(10, 12)의 출력신호를 논리처리하여 항상 일정한 극성의 동기신호를 출력시키는 논리소자(14)로 구성된 것이다.

Description

동기극성 변환회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 회로도.

Claims (3)

  1. 입력되는 동기신호의 현재 극성상태를 후속클럭신호의 입력때까지 유지시키는 제1플립플롭(10)과, 상기 입력되는 동기신호의 극성을 반전시키는 인버터(IV), 상기 인버터(IV)를 통한 동기신호의 현재 극성상태를 후속클럭신호의 입력때까지 유지시키는 제2플립플롭(12) 및, 상기 제1 및 제2 플립플롭(10, 12)의 출력신호를 논리처리하여 항상 일정한 극성을 동기신호를 출력시키는 논리소자(14)로 구성된 것을 특징으로 하는 동기극성 변환회로.
  2. 제1항에 있어서, 상기 논리소자(14)는 익스크루시브 오어(ex-or)게이트로 이루어진 것을 특징으로 하는 동기극성 변환회로
  3. 제2항에 있어서, 상기 논리소자(14)에서 출력되는 동기신호의 극성은 항상 양극성인 것을 특징으로 하는 동기극성 변환회로
KR1019960025577A 1996-06-29 1996-06-29 동기극성 변환회로 KR100188221B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025577A KR100188221B1 (ko) 1996-06-29 1996-06-29 동기극성 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025577A KR100188221B1 (ko) 1996-06-29 1996-06-29 동기극성 변환회로

Publications (2)

Publication Number Publication Date
KR980007491A true KR980007491A (ko) 1998-03-30
KR100188221B1 KR100188221B1 (ko) 1999-06-01

Family

ID=19464601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025577A KR100188221B1 (ko) 1996-06-29 1996-06-29 동기극성 변환회로

Country Status (1)

Country Link
KR (1) KR100188221B1 (ko)

Also Published As

Publication number Publication date
KR100188221B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR890009117A (ko) 한정된 준안정성 타임 동기화기
KR970029850A (ko) 반도체 메모리 디바이스
KR900014970A (ko) 동기 회로
KR920704428A (ko) 고속 프리스케일러
KR920007341A (ko) Ecl 신호를 cmos신호로 변환시키는 방법 및 장치
KR870009528A (ko) 버퍼회로
KR850003479A (ko) 반도체 집적 회로
KR880008563A (ko) 동기회로
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
US3935475A (en) Two-phase MOS synchronizer
KR980007491A (ko) 동기극성 변환회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR0141711B1 (ko) 상승/하강 에지 검출장치
KR0146060B1 (ko) 데이타 동기 클럭 발생 장치
KR970000254B1 (ko) 클럭-더블링 장치
KR950002063Y1 (ko) 광역 데이타 클럭 동기회로
KR930006292Y1 (ko) 카운터회로의 원하는 타이밍 검출회로
KR910017783A (ko) 우수／기수 판별회로
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR930007014B1 (ko) 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로
KR900000582B1 (ko) 중앙처리 장치의 클럭 전환 제어회로
KR980006918A (ko) 50% 듀티 사이클 데이타 발생기(50% Duty Cycle Data Generator)
KR980007151A (ko) 프로세서와 디바이스간의 카임 슬롯 스위치의 프레임 동기 발생 회로
KR100192977B1 (ko) 파형 발생 회로
KR0164396B1 (ko) 반도체 메모리 장치의 클럭에지 검출회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee