KR980006326A - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR980006326A KR980006326A KR1019960023246A KR19960023246A KR980006326A KR 980006326 A KR980006326 A KR 980006326A KR 1019960023246 A KR1019960023246 A KR 1019960023246A KR 19960023246 A KR19960023246 A KR 19960023246A KR 980006326 A KR980006326 A KR 980006326A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- charge storage
- film
- forming
- electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 캐피시터 형성 공정에서 플레이트 전극 형성을 위한 도전층 패턴닝 공정시 반도체소자의 워드선 스트랩핑 영역으로 예정되어 있는 부분의 층간 절연막상에 도전체 패턴으로된 보조패턴을 형성하였으므로, 상기 보조패턴의 두께만큼 셀영역과 워드선 스트랩핑 영역간의 단차가 감소되어 단차가 낮은 부분에 감광막 찌꺼기가 싸여 금속배선 공정에서 브릿지가 발생되는 것을 방지할 수 있으며, 감광막의 도포 두께 차에 의해 노광량이 달라지는 벌크효과(bulk effect)및 나칭 등도 방지되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체소자의 단면도.
Claims (7)
- 워드선 스트랩핑 영역과 셋영역을 구분되어 있는 반도체기판상에 형성되어 있는 전하저장전극용 콘택홀을 구비하는 층간 절연막과, 상기 콘택홀을 통하여 반도체 기판과 접촉되는 전하저장전극과, 상기 전하저장전극의 표면에 형성되어 있는 유전체막과, 상기 유전체막을 감싸는 구조로 형성되어 있는 플레이트 전극을 형성하여 캐패시터와, 상기 플레이트 전극과 동일한 재질로 상기 워드선 스트랩핑 영역의 층간 절연막상에 형성되어 있는 보조패턴을 구비하는 반도체소자.
- 제1항에 있어서, 상기 층간 절연막을 BPSG, PSG 또는 TEOS로 형성되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 전하저장전극과 플레이트 전극을 다결정 실리콘으로 형성하는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 전하저장전극을 실린더형 또는 핀형으로 형성하는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 유전체막을 산화막, 질화막, 산화막-질화막-산화막,,, 및로 이루어진 군에서 임의로 선택되는 하나의 막으로 형성하는 것을 특징으로 하는 반도체소자.
- 제1항에 있어서, 상기 플레이트 전극을 500-3000A두께로 형성하는 것을 특징으로 하는 반도체소자.
- 워드선 스트랩핑 영역과 셋영역을 구분되어 있는 반도체 기판상에 전하저장전극용 콘택홀을 구비하는 층간 절연막을 형성하는 공정과, 상기 콘택홀을 통하여 반도체기판과 접촉되는 전하저장전극을 형성하는 공정과, 상기 전하저장전극의 표면에 유전체막을 형성하는 공정과, 상기 유전체막을 감싸는 플레이트 전극을 형성하는 공정과, 상기 플레이트 전극 형성 공정시 워드선 스트랩핑 영역으로 예정되어 있는 부분의 층간 절연막상에 상기 플레이트 전극과 동일한 재질로 보조패턴을 형성하는 공정을 구비하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023246A KR980006326A (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023246A KR980006326A (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980006326A true KR980006326A (ko) | 1998-03-30 |
Family
ID=66287640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023246A KR980006326A (ko) | 1996-06-24 | 1996-06-24 | 반도체 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980006326A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176078B2 (en) | 2004-06-29 | 2007-02-13 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device having strap region and fabricating method thereof |
-
1996
- 1996-06-24 KR KR1019960023246A patent/KR980006326A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7176078B2 (en) | 2004-06-29 | 2007-02-13 | Samsung Electronics Co., Ltd. | Nonvolatile semiconductor memory device having strap region and fabricating method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7179706B2 (en) | Permeable capacitor electrode | |
| KR940012506A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100255064B1 (ko) | 반도체 기판상에 캐패시터를 형성하는 방법 | |
| KR950004516A (ko) | 반도체 기억장치의 제조방법 | |
| US5502336A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1050956A (ja) | 半導体集積回路装置の製造方法 | |
| KR960032740A (ko) | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 | |
| US5501999A (en) | Process for formation of capacitor for DRAM cell | |
| KR980006326A (ko) | 반도체 소자 및 그 제조방법 | |
| US6555435B2 (en) | Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| JP2000332213A (ja) | 半導体装置の製造方法 | |
| KR970024207A (ko) | 디램 반도체소자의 제조방법(method for fabricating DRAM semiconductor device) | |
| KR940009636B1 (ko) | 캐패시터의 플레이트 구조 | |
| KR100365938B1 (ko) | 반도체소자의저장전극형성방법 | |
| JPH1197440A (ja) | 半導体装置の製造方法 | |
| KR900017086A (ko) | 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 | |
| KR970053800A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR980006321A (ko) | 디램 소자의 캐패시터 형성방법 | |
| KR940003049A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR980006381A (ko) | 반도체소자 및 그 제조방법 | |
| KR970051931A (ko) | 반도체 메모리 장치 및 그 제조 방법, 이에 사용되는 마스크 | |
| KR950021595A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR970053983A (ko) | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |