KR980005534A - 반도체 소자의 금속 배선 형성방법 - Google Patents

반도체 소자의 금속 배선 형성방법 Download PDF

Info

Publication number
KR980005534A
KR980005534A KR1019960024488A KR19960024488A KR980005534A KR 980005534 A KR980005534 A KR 980005534A KR 1019960024488 A KR1019960024488 A KR 1019960024488A KR 19960024488 A KR19960024488 A KR 19960024488A KR 980005534 A KR980005534 A KR 980005534A
Authority
KR
South Korea
Prior art keywords
metal
composition
forming
deposited
layer
Prior art date
Application number
KR1019960024488A
Other languages
English (en)
Other versions
KR100227150B1 (ko
Inventor
장현진
손기근
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024488A priority Critical patent/KR100227150B1/ko
Publication of KR980005534A publication Critical patent/KR980005534A/ko
Application granted granted Critical
Publication of KR100227150B1 publication Critical patent/KR100227150B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 있어서, Al - Ge- Cu의 조성을 갖는 금속으로 금속 배선층을 형성함으로써 콘택 매립 특성을 증대시킬 수 잇는 반도체 소자의 금속 배선 형성방법에 관한 것으로, 소정의 접합영역이 구비된 반도체 기판 상부에 절연막을 형성하는 단계 ; 상기 접합영역의 일부분이 노출되도록 상기 절연막을 식각하여 소정의 콘택홀을 형성하는 단계; 상기 결과물 상부에 보호 금속막을 고르게 형성하는 단계; 상기 보호 금속막이 형성된 콘택홀에 매립하도록 Al - Ge- Cu의 조성을 갖는 금속층을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2c도는 본 발명의 일실시예에 따른 반도체 소자의 금속 배선 형성방법을 타나낸 공정 단면도.

Claims (13)

  1. 소정의 접합영역이 구비된 반도체 기판 상부에 절연막을 형성하는 단계 ; 상기 접합영역의 일부분이 노출되도록 상기 절연막을 식각하여 소정의 콘택홀을 형성하는 단계; 상기 결과물 상부에 보호 금속막을 고르게 형성하는 단계; 상기 보호 금속막이 형성된 콘택홀에 매립하도록 Al - Ge- Cu의 조성을 갖는 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제1항에 있어서, 상기 Al - Ge- Cu의 조성을 갖는 금속층에서 Ge의 조선은 0.1wt% 내지 2wt%인 것을 특징으로 하는 금속배선 형성 방법.
  3. 제2항에 잇어서, 상기 Al - Ge- Cu의 조성을 갖는 금속층은 2단계의 공정으로 나누어서 증착하는 것을 특징으로 하는 금속배선 형성 방법.
  4. 제3항에 있어서, 상기 2단계 공정은 200℃이하의 온도에서 상기 Al - Ge- Cu의 조성을 갖는 금속을 증착하는 첫번째 단계와, 450℃이하의 온도에서 상기 Al - Ge- Cu의 조성을 갖는 금속을 증착하는 두 번째 단계를 포함하는 것을 특징으로 하는 금속배선 형성 방법.
  5. 제4항에 있어서, 상기 Al - Ge- Cu의 조성을 갖는 금속은 첫 번째 단계에서 1,000 내지 3,000Å의 두께를 증착하고, 두 번째 단계에서 나머지 두께를 증착하는 것을 특징으로 하는 금속배선 형성 방법.
  6. 제4항에 있어서, 상기 첫 번째 단계에서는 콜리메타(collimator)가 장착된 스퍼터링 시스템을 사용하여 상기 Al - Ge- Cu의 조성을 갖는 금속을 증착하는 것을 특징으로 하는 금속배선 형성 방법.
  7. 제6항에있어서, 상기 콜리메타를 사용할 때의 증착 온도는 200℃ 미만인 것을 특징으로 하는 금속배선 형성 방법.
  8. 제4항에 있어서, 상기 두 번째 단계에서는 스퍼터링스시템을 사용하여 상기 Al - Ge- Cu의 조성을 갖는 금속을 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  9. 제3항에 있어서, 상기 2단계 공정은 상온 내지 450℃의 일정 온도 범위에서 Al - Ge- Cu의 조성을 갖는 금속층의 전체 두께 증착하난 첫 번째 단계와, 상기 첫 번째 단계에서 증착된 Al - Ge- Cu의 조성을 갖는 금속층을 고온 플로우 시키는 두 번째 단꼐를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  10. 제1항에 있어서, Al - Ge- Cu의 조성을 갖는 금속은 와이어링(wirig) 도는 플러깅(plugging) 용으로 사용할 수 있는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  11. 제1항에 있어서, 상기 보호 금속막을 형성하는 단계 이후에 금속배선간의 접착성을 증대하기 위하여 보호 금소각 상부에 습윤()층을 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  12. 제11항에 있어서, 상기 습윤층은 티타늄인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  13. 제11항에 있어서, 상기 습윤층은 100℃ 미만의 저온에서 증착하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024488A 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법 KR100227150B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024488A KR100227150B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024488A KR100227150B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Publications (2)

Publication Number Publication Date
KR980005534A true KR980005534A (ko) 1998-03-30
KR100227150B1 KR100227150B1 (ko) 1999-10-15

Family

ID=19463879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024488A KR100227150B1 (ko) 1996-06-27 1996-06-27 반도체 소자의 금속 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100227150B1 (ko)

Also Published As

Publication number Publication date
KR100227150B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR950034678A (ko) 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재
KR950025957A (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조방법
EP0399141A3 (en) Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer
KR960701467A (ko) 알루미늄-게르마늄 합금을 사용하는 바이어스 및 접촉부 충전(Filling of vias and contacts employing an aluminum-germanium alloy)
KR880014665A (ko) 반도체장치 및 그 제조방법
KR890002972A (ko) 기판상에 침전된 두개의 도체나 반도체층 사이를 접촉시키는 방법
KR980005534A (ko) 반도체 소자의 금속 배선 형성방법
KR960030372A (ko) 반도체 소자의 금속배선 형성방법
KR970052243A (ko) 반도체 소자의 금속배선 형성 방법
KR980005554A (ko) 반도체 소자의 금속 배선 형성방법
KR970072313A (ko) 반도체 금속박막의 배선방법
JPS5972142A (ja) 半導体装置の製造方法
KR970003535A (ko) 반도체소자의 콘택 제조방법
KR970052219A (ko) 반도체 소자의 텅스텐 플러그 제조 방법
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
KR970063497A (ko) 반도체 소자의 금속 배선층 형성 방법
KR950021065A (ko) 반도체 소자의 금속배선 형성방법
KR940001277A (ko) 반도체장치의 제조방법
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
KR930011114A (ko) 반도체장치의 제조방법
KR970052186A (ko) 반도체 소자 제조 방법
KR970063490A (ko) 반도체 장치의 금속배선 형성방법
KR970052244A (ko) 반도체 소자의 금속배선 형성방법
KR970072084A (ko) 반도체 소자의 금속층 형성방법
KR970018231A (ko) 금속배선 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee