KR970066598A - 테스트 및 자기진단 메카니즘 - Google Patents

테스트 및 자기진단 메카니즘 Download PDF

Info

Publication number
KR970066598A
KR970066598A KR1019960082482A KR19960082482A KR970066598A KR 970066598 A KR970066598 A KR 970066598A KR 1019960082482 A KR1019960082482 A KR 1019960082482A KR 19960082482 A KR19960082482 A KR 19960082482A KR 970066598 A KR970066598 A KR 970066598A
Authority
KR
South Korea
Prior art keywords
test
self
integrated circuit
chip
access
Prior art date
Application number
KR1019960082482A
Other languages
English (en)
Other versions
KR100261787B1 (ko
Inventor
스패더나 디에터
사바 래드
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
존 에이. 쉬로여
샤프 마이크로일렉트로닉스 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤, 존 에이. 쉬로여, 샤프 마이크로일렉트로닉스 테크놀로지 인코포레이티드 filed Critical 쯔지 하루오
Publication of KR970066598A publication Critical patent/KR970066598A/ko
Application granted granted Critical
Publication of KR100261787B1 publication Critical patent/KR100261787B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Microcomputers (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명의 테스트/자가진단 메카니즘은 집적회로상의 모든 내부 레지스터를 가시적으로 엑세스할 수 있도록 하며, 또한 온-칩 SRAM/DRAM 콘트롤러가 외부 메모리를 엑세스할 수 있도록 하는 외부 버스 마스터를 포함한다.

Description

테스트 및 자기진단 메카니즘
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 칩 구조상의 시스템으 보인 블럭도이다. 제2도는 본 발명의 집적회로와 이에 접속된 오프-칩 장치간의 핀접속인 보인 블럭도이다.

Claims (11)

  1. RISC CPU 및 외부 인터페이스를 포함하는 집적회로에 있어서, 오프-칩 장치로 부터의 요구에 따라 온-칩 레지서터에 대한 액세를 제공하기 위한 테스트/자가진단 메카니즘이, 상기 집적회로에 대한 액세스를 요구하도록 동작가낭한 외부 장치; 및 상기 외부 장치로부터의 요구를 수신함에 따라 CPU를 유휴 모드로 위치시키고, 그 후 상기 외부 장치가 온-칩 레지스터에 대해 액세스할 수 있도록 하는 스톱/스타트 메카니즘을 포함하는, 테스트/자기진단 메카니즘.
  2. 제1항에 있어서, CPU가 상기 유휴 모드에 있는 동안 DRAM을 계속 리프레쉬하기 위해 상기 집적회로를 인에이블시키기 위한 리프레쉬 메카니즘을 포함하는, 테스트/자기진단 메카니즘.
  3. 제1항에 있어서, 상기 스톱/스타트 메카니즘은, 상기 CPU에 접속되고 이 CPU가 해제 메카니즘을 액티브로 하기 위한 요구 메카니즘을 포함하며, 이에 따라 외부 어드레스를 해제하여, 상기 외부 장치에 의해 집적회로를 액세스할 수 있도록 하는, 테스트/자기진단 메카니즘.
  4. 제3항에 있어서, 상기 해제 메카니즘은 상기 집적회로를 액세스할 수 있는 상기 외부 장치에 신호를 보내는 허가 메카니즘을 포함하는, 테스트/자기진단 메카니즘.
  5. 제1항에 있어서, 상기 스톱/테스트 메카니즘은 온-칩 메모리, 온-칩 주변장치, 온-칩 SRAM 및 DRAM 콘트롤러에 대한 액세스를 가능케 하는, 테스트/자기진단 메카니즘.
  6. 32비트 RISC CPU, 26비트 외부 인터페이스를 갖는 집적회로에 있어서, 오프-칩 장치로부터의 요구에 따라 온-칩 레지서터에 대한 액세스를 제공하기 위한 테스트/자기진단 메카니즘이, 요구 신호를 제공함으로써 집적회로에 대한 엑세스를 요구하도록 동작가능하고 허가 신호의 수신에 따라 상기 집적회로에 26비트 어드레스를 제공하는 외부 장치; 클럭 사이클들간에, 상기 외부 장치로부터의 상기 요구 신호를 수신함에 따라 상기 CPU를 유휴 모드로 위치시키고, 그 후 상기 외부 장치가 온-칩 레지스터를 액세스 할 수 있도록 하는 스톱/스타트 메카니즘; 및 상기 CPU에 의해 사용가능한 상부 외부 장치로부터의 26비트 어드레스를 32비트 어드레스로 변환하기 위한 확장 레지스터를 포함하는, 테스트/자기진단 메카니즘.
  7. 제6항에 있어서, 상기 CPU가 상기 유휴 모드에 있는 동안 DRAM을 계속 리프레쉬하기 위해 상기 집적회로를 인에이블시키기 위한 리프레쉬 메카니즘을 포함하는, 테스트/자기진단 메카니즘.
  8. 제6항에 있어서, 상기 스톱/스타트 메카니즘은 상기 CPU에 접속되고 상기 집적회로가 해제 메카니즘을 액티브시키기 위한 요구 메카니즘을 포함하며, 이에 따라 외부 어드레스를 해제하여, 상기 외부 장치에 의해 직접회로를 액세스할 수 있도록 하는, 테스트/자기진단 메카니즘.
  9. 제8항에 있어서, 상기 해제 메카니즘은 상기 집적회로를 액세스할 수 있는, 상기 외부 장치에 신호를 보내는 허가 메카니즘을 포함하는, 테스트/자기진단 메카니즘.
  10. 제6항에 있어서, 상기 스톱/스타트 메카니즘은 온-칩 메모리, 온-칩 주변장치, 온-칩 SRAM 및 DRAM 콘드롤러에 대한 액세스를 가능케 하는, 테스트/자기진단 메카니즘.
  11. 제6항에 있어서, 자동 어드레스 증가 수단을 포함하는, 테스트/자기진단 메카니즘.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960082482A 1996-03-22 1996-12-30 테스트 및 자기진단 메카니즘 KR100261787B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US62026996A 1996-03-22 1996-03-22
US08/620,269 1996-03-22

Publications (2)

Publication Number Publication Date
KR970066598A true KR970066598A (ko) 1997-10-13
KR100261787B1 KR100261787B1 (ko) 2000-07-15

Family

ID=24485265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960082482A KR100261787B1 (ko) 1996-03-22 1996-12-30 테스트 및 자기진단 메카니즘

Country Status (5)

Country Link
US (1) US5825784A (ko)
EP (1) EP0813149B1 (ko)
JP (1) JPH09258998A (ko)
KR (1) KR100261787B1 (ko)
DE (1) DE69712982T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002023811A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp フィールド機器制御装置およびそのコネクタの配線接続方法
JP2002267721A (ja) * 2001-03-09 2002-09-18 Mitsubishi Electric Corp Ｃｐｕ内蔵ｒａｍ混載ｌｓｉのテスト装置および方法
EP1477903A3 (en) * 2003-05-13 2004-12-29 Freescale Semiconductor, Inc. Memory system for a radiotelephone
US8832346B2 (en) * 2003-06-16 2014-09-09 Nvidia Corporation Data packing and unpacking engine
US8095699B2 (en) * 2006-09-29 2012-01-10 Mediatek Inc. Methods and apparatus for interfacing between a host processor and a coprocessor
US8438432B2 (en) * 2010-08-25 2013-05-07 Vixs Systems, Inc. DRAM memory controller with built-in self test and methods for use therewith
US9251874B2 (en) * 2010-12-21 2016-02-02 Intel Corporation Memory interface signal reduction
US9720827B2 (en) * 2014-11-14 2017-08-01 Intel Corporation Providing multiple memory modes for a processor including internal memory

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4010448A (en) * 1974-10-30 1977-03-01 Motorola, Inc. Interrupt circuitry for microprocessor chip
US4245307A (en) * 1979-09-14 1981-01-13 Formation, Inc. Controller for data processing system
JPS626488A (ja) * 1985-06-29 1987-01-13 Toshiba Corp メモリリフレツシユ回路
US5212775A (en) * 1990-01-04 1993-05-18 National Semiconductor Corporation Method and apparatus for observing internal memory-mapped registers
US5251304A (en) * 1990-09-28 1993-10-05 Motorola, Inc. Integrated circuit microcontroller with on-chip memory and external bus interface and programmable mechanism for securing the contents of on-chip memory
US5408639A (en) * 1992-07-21 1995-04-18 Advanced Micro Devices External memory access control for a processing system
EP0636976B1 (en) * 1993-07-28 1998-12-30 Koninklijke Philips Electronics N.V. Microcontroller provided with hardware for supporting debugging as based on boundary scan standard-type extensions
GB2282244B (en) * 1993-09-23 1998-01-14 Advanced Risc Mach Ltd Integrated circuit
EP0652516A1 (en) * 1993-11-03 1995-05-10 Advanced Micro Devices, Inc. Integrated microprocessor
US5537355A (en) * 1994-11-30 1996-07-16 Sony Corporation Of Japan Scheme to test/repair multiple large RAM blocks

Also Published As

Publication number Publication date
KR100261787B1 (ko) 2000-07-15
DE69712982T2 (de) 2002-11-28
DE69712982D1 (de) 2002-07-11
EP0813149B1 (en) 2002-06-05
EP0813149A1 (en) 1997-12-17
JPH09258998A (ja) 1997-10-03
US5825784A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
KR960008565A (ko) 제어된 버스트 메모리 액세스 기능을 갖는 데이타 처리기 및 그 방법
US7269704B2 (en) Method and apparatus for reducing system inactivity during time data float delay and external memory write
KR940004434A (ko) 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR960018891A (ko) 셀프테스트 기능을 내장한 싱글칩 마이크로프로세서
MY104738A (en) Control of pipeland operation in a microcomputer system employing dynamic bus sizing with 80386 processor and 82385 cache controller.
KR970066598A (ko) 테스트 및 자기진단 메카니즘
KR970076291A (ko) 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 방법
TW200627472A (en) Memory device capable of refreshing data using buffer and refresh method thereof
US6985980B1 (en) Diagnostic scheme for programmable logic in a system on a chip
KR890016677A (ko) 반도체메모리
KR100640579B1 (ko) 메모리 에뮬레이션 모듈을 이용하여 고속으로 테스트가능한 임베디드 ｍｃｕ 및 그 테스트 방법
KR950033860A (ko) 데이타 프로세서 및 이것을 사용한 트레이스회로
KR960704273A (ko) 데이터 버스(date bus)
KR930013949A (ko) 정보처리장치
KR890007159A (ko) 데이타 처리장치 및 그것을 갖는 데이타 처리 시스템
JP2903684B2 (ja) 半導体集積回路
JPH11120027A (ja) 拡張機能ボード
KR880004382A (ko) 마이크로 컴퓨터 시스템 및 그 제어방법
KR940022849A (ko) 진단 시스템에 옵션 기능을 교시하기 위한 응답 시스템을 구비한 반도체 집적 회로 장치
JPS6234079A (ja) 試験回路
JPH0426913Y2 (ko)
JPH0142017B2 (ko)
JPH07191877A (ja) コンピュータデバッグ装置
KR920001291A (ko) 컴퓨터 시스템의 보드 테스트용 툴(tool)
KR970012783A (ko) 테스트 시간 단축형 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120417

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee