KR970066577A - 연산장치 - Google Patents

연산장치 Download PDF

Info

Publication number
KR970066577A
KR970066577A KR1019970006620A KR19970006620A KR970066577A KR 970066577 A KR970066577 A KR 970066577A KR 1019970006620 A KR1019970006620 A KR 1019970006620A KR 19970006620 A KR19970006620 A KR 19970006620A KR 970066577 A KR970066577 A KR 970066577A
Authority
KR
South Korea
Prior art keywords
adder
down counter
bit
computing device
latch
Prior art date
Application number
KR1019970006620A
Other languages
English (en)
Other versions
KR100227203B1 (ko
Inventor
료지 마루야마
Original Assignee
니시무로 다이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시끼가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR970066577A publication Critical patent/KR970066577A/ko
Application granted granted Critical
Publication of KR100227203B1 publication Critical patent/KR100227203B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R21/00—Arrangements for measuring electric power or power factor
    • G01R21/133—Arrangements for measuring electric power or power factor by using digital technique

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Measuring Phase Differences (AREA)

Abstract

본 발명은 측정계의 전압 및 전류에 의하여 전력이나 전기에너지를 계산하는 연산장치에 관한 것이다. 본 발명의 연산장치는 제1 및 제2의 1비트 A/D컨버터는 측정계의 전압과 전류에 정비례한 각 입력전압을 각각 1비트 코드로 변환한다. 제1 및 제2의 업다운 카운터의 업다운 카운트는 제1 및 제2의 1비트 A/D컨버터의 출력인 각 1비트 코드와 각 입력전압의 A/D변환치에 따라 제어된다. 래치는 현 입력 데이터보다 1클록 앞선 데이터를 보존하여, 그 데이터를 출력한다. 가ㆍ감산기는 제1 및 제2의 업다운 카운터의 각 출력 데이터와 수치1을, 제1 및 제2의 비트 A/D컨버터의 출력 데이터의 각각과 각 출력 데이터의 배타적 OR치의 제어하에 래치의 출력 데이터에 가ㆍ감산하여, 각 입력전압의 곱에 비례한 연산 데이터를 래치에 출력한다. 가산기는 래치의 출력 데이터를 적분한다.

Description

연산장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1실시예에 의한 연산장치의 구성을 나타낸 블록 회로도.

Claims (16)

  1. 측정계의 전압과 전류에 정비례한 각 입력전압을 각각 1비트 코드로 변환하는 제1의 1비트 A/D컨버터 및 제2의 1비트 A/D컨버터와; 상기 제1의 1비트 A/D컨버터 및 상기 제2의 1비트 A/D컨버터로부터 출력된 상기 각 1비트 코드에 따라 클록단자의 업다운 카운트가 제어되며, 상기 각 입력전압의 A/D변환치를 출력하는 제1의 업다운 카운터 및 제2의 업다운 카운터와; 현 입력 데이터보다도 1클록만큼 앞선 데이터를 보존하여, 상기 데이터를 출력하는 래치와; 제1 및 제2의 업다운 카운터의 각 출력 데이터와 수치 1을, 상기 제1의 1비트 A/D컨버터 및 제2의 1비트 A/D컨버터의 출력 데이터의 출력 데이터의 각각과 상기 각 출력 데이터의 배타적 OR치의 제어하에 상기 래치의 출력 데이터가 가ㆍ감산하여, 상기 입력전압의 곱에 비례한 연산 데이터를 래치에 출력하는 가ㆍ감산기와; 상기 래치의 상기 출력 데이터를 적분하는 가산기를 구비한 연산장치.
  2. 제1항에 있어서, 상기 가산기의 출력 데이터는 소정의 시간간격으로 클리어되는 연산장치.
  3. 제1항에 있어서, 상기 제1의 1비트 A/D컨버터 및 상기 제1의 업다운 카운터 사이에 설치되어, 상기 제1의 1비트 A/D컨버터의 출력 데이터를 상기 측정계의 상기 전압에 정비례한 입력전압의 1/4 위상시간만큼 지연시키고, 지연된 입력 데이터를 상기 제1의 업다운 카운터에 출력하는 지연회로를 더 구비한 연산장치.
  4. 제3항에 있어서, 상기 측정계의 상기 전압에 정비례한 상기 입력전압의 주파수를 순차적으로 검출하여, 상기 주파수의 정보를 상기 지연회로에 공급하는 주파수 검출회로를 더 구비한 연산장치.
  5. 제4항에 있어서, 상기 지연회로는 직렬로 접속되어 기준신호로서 클록 Ø와 동기하여 동작하는 복수의 시프트 레지스터로서, 상기 복수의 스프트 레지스터의 제1단계에 상기 제1의 1비트 A/D컨버터의 출력신호가 입력되는 복수의 시프트 레지스터와, 상기 주파수 검출회로의 출력신호를 복호화하는 디코더와, 상기 디코더의 출력신호를 수신하는 한쪽의 입력단자와 상기 복수의 시프트 레지스터의 각 출력신호를 수신하는 다른 쪽 입력 단자를 갖는 복수의 AND 게이트와, 상기 복수의 AND 게이트의 각 출력신호를 수신하는 OR 게이트를 구비한 연산장치.
  6. 제3항에 있어서, 상기 가산기의 출력 데이터는 소정의 간격으로 클리어되는 연산장치.
  7. 제4항에 있어서, 상기 가산기의 출력 데이터는 소정의 간격으로 클리어되는 연산장치.
  8. 제5항에 있어서, 상기 가산기의 출력 데이터는 소정의 간격으로 클리어되는 연산장치.
  9. 제1항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  10. 제2항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  11. 제3항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  12. 제4항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  13. 제5항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  14. 제6항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  15. 제7항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
  16. 제8항에 있어서, 상기 제1의 업다운 카운터, 상기 제2의 업다운 카운터, 상기 래치, 상기 가ㆍ감산기 및 상기 가산기의 기능의 적어도 일부는 CPU의 소프트웨어에 의존해서 실행되는 연산장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006620A 1996-03-01 1997-02-28 연산장치 KR100227203B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4487796 1996-03-01
JP96-44877 1996-03-01
JP44877 1996-03-01

Publications (2)

Publication Number Publication Date
KR970066577A true KR970066577A (ko) 1997-10-13
KR100227203B1 KR100227203B1 (ko) 1999-10-15

Family

ID=12703731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006620A KR100227203B1 (ko) 1996-03-01 1997-02-28 연산장치

Country Status (6)

Country Link
US (1) US5924050A (ko)
EP (1) EP0793106B1 (ko)
KR (1) KR100227203B1 (ko)
CN (1) CN1104693C (ko)
DE (1) DE69730545T2 (ko)
TW (1) TW396276B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290946B2 (ja) * 1998-03-10 2002-06-10 株式会社東芝 電力演算装置
JP3312006B2 (ja) * 1999-03-05 2002-08-05 株式会社東芝 無効電力演算装置及び無効電力量測定装置
US6417792B1 (en) * 2000-01-18 2002-07-09 Cirrus Logic, Inc. Single phase bi-directional electrical measurement systems and methods using ADCs
SG118136A1 (en) * 2002-05-22 2006-01-27 Sylvester Chang Joseph A digital multiplier with reduced spurious switching by means of latch adders
US7079577B2 (en) * 2004-09-08 2006-07-18 Atmel Corporation Wide window decoder circuit for dual phase pulse modulation
JP5100446B2 (ja) * 2008-02-28 2012-12-19 東光東芝メーターシステムズ株式会社 電力量計
DE102008051421A1 (de) * 2008-10-11 2010-04-15 Robert Bosch Gmbh Vorrichtung und Verfahren zur Messung elektrischer Kenngrößen
US9201104B2 (en) * 2012-10-08 2015-12-01 Tyco Electronics Corporation Intelligent power sensing device
US9588152B2 (en) * 2013-01-09 2017-03-07 Flextronics Ap, Llc Digital signal processing method for measurement of AC voltage with power converters at light load operation
CN110289655B (zh) * 2019-07-04 2020-12-11 北京智芯微电子科技有限公司 输入电压模式的识别方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4255707A (en) * 1979-08-07 1981-03-10 Westinghouse Electric Corp. Electrical energy meter
JPH0821049B2 (ja) * 1987-09-24 1996-03-04 株式会社東芝 乗算器
US4999799A (en) * 1989-01-09 1991-03-12 Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations Signal processing apparatus for generating a fourier transform
GB2239097B (en) * 1989-12-18 1993-08-11 Gen Electric Co Plc Electrical power measuring devices
JP3022595B2 (ja) * 1990-11-30 2000-03-21 日本電気株式会社 電子式電力量計
US5349676A (en) * 1991-02-11 1994-09-20 General Electric Company Data acquisition systems with programmable bit-serial digital signal processors
US5229713A (en) * 1991-04-25 1993-07-20 General Electric Company Method for determining electrical energy consumption
JP3080207B2 (ja) * 1993-01-06 2000-08-21 三菱電機株式会社 電子式電力量計

Also Published As

Publication number Publication date
US5924050A (en) 1999-07-13
DE69730545T2 (de) 2005-09-01
EP0793106A3 (en) 1998-05-20
CN1104693C (zh) 2003-04-02
KR100227203B1 (ko) 1999-10-15
EP0793106A2 (en) 1997-09-03
EP0793106B1 (en) 2004-09-08
DE69730545D1 (de) 2004-10-14
CN1163436A (zh) 1997-10-29
TW396276B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
KR970066577A (ko) 연산장치
KR970019007A (ko) 통신용 필터회로(filter circuit for communication)
JPH0783267B2 (ja) ２進信号をこれに比例する直流信号に変換する装置
KR100326877B1 (ko) 전력연산장치
JP3312006B2 (ja) 無効電力演算装置及び無効電力量測定装置
US6950375B2 (en) Multi-phase clock time stamping
JP3319701B2 (ja) 演算装置
Dudkin et al. A tactless analog-to-digital converter with bit-by-bit equilibration
RU2017340C1 (ru) Цифровой частотный детектор
EP0922332B1 (en) Frequency dividing circuit
SU728222A1 (ru) Преобразователь напр жени в код
KR940002143Y1 (ko) 신호레벨 판별회로
SU1005302A1 (ru) Устройство дл преобразовани напр жени в код системы остаточных классов
SU1659885A1 (ru) Детектор огибающей электрического сигнала
RU1798905C (ru) Широтно-импульсный преобразователь дл цифрового след щего электропривода
SU1138949A1 (ru) Дифференциальный цифроаналоговый преобразователь
SU1272488A1 (ru) Устройство дл определени моментов по влени экстремумов
SU1481861A1 (ru) Аналоговое запоминающее устройство
SU439834A1 (ru) Преобразователь угол-дискретное приращение фазы
SU1476500A1 (ru) Устройство дл ранговой обработки электрических сигналов
SU1182657A1 (ru) Многофазный широтно-импульсный модулятор
SU1279058A2 (ru) Умножитель частоты следовани импульсов
Sati N Bit Asynchronous Binary Search Analog to Digital Converter Using N Comparator
KR970002072B1 (ko) 시분할 방식을 이용한 아날로그/디지탈 변환입력 장치
SU665401A1 (ru) Преобразователь интервалов времени в цифровой код

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050630

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee