SU439834A1 - Преобразователь угол-дискретное приращение фазы - Google Patents

Преобразователь угол-дискретное приращение фазы

Info

Publication number
SU439834A1
SU439834A1 SU1907838A SU1907838A SU439834A1 SU 439834 A1 SU439834 A1 SU 439834A1 SU 1907838 A SU1907838 A SU 1907838A SU 1907838 A SU1907838 A SU 1907838A SU 439834 A1 SU439834 A1 SU 439834A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
phase increment
phase
discrete phase
circuits
Prior art date
Application number
SU1907838A
Other languages
English (en)
Inventor
Иосиф Тобиасович Абрамсон
Виктор Поликарпович Выдыш
Владимир Моисеевич Гугелев
Лев Яковлевич Лапкин
Original Assignee
Предприятие П/Я А-7284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7284 filed Critical Предприятие П/Я А-7284
Priority to SU1907838A priority Critical patent/SU439834A1/ru
Application granted granted Critical
Publication of SU439834A1 publication Critical patent/SU439834A1/ru

Links

Landscapes

  • Measuring Phase Differences (AREA)

Description

1
Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в аиалого-цифровых преобразовател х , когда источником информации об угле поворота служат фазоврагцатели и эту информацию необходимо преобразовать в последовательность имнульсов.
Известен накапливающий преобразователь угла поворота в последовательность импульсов (преобразователь угол-дискретное приращение фазы). Р1звестный преобразователь содержит формирователь дискретного приращеии  фазы, состо щий из регистра и схем «И, последовательно соедииенные делитель частоты и формирователь сдвига фазы, и селектор, состо щий из линий задержки и схем «И, первые входы которых подключены к выходам двух младших разр дов делител  частоты, а выходы - к первым входам формировател  дискретного приращени  фазы.
Известный преобразователь имеет следующие недостатки. Во-первых, устройство требует наличи  сложного селектора, содержащего схемы совпадени  и линии задержки. Во-вторых , дл  записи информации с двух разр дов делител  частоты используетс  четыре разр да регистра в формирователе дискретного приращени  фазы. В-третьих, возникает необходимость в дифференцировании перепадов триггеров в формирователе дискретного приращени  фазы и формировани  на них импульсов . Все это усложн ет схемную реализацию указанного преобразовател  и не позвол ет построить схему полностью на унифицированных логических элементах.
С целью упрощени  преобразовател , который может быть полностью построен па стандартных логических элементах, в известное устройство введена двухвходова  схема «ИЛИ, причем входы ее подключены к выходам формировател  дискретного приращени  фазы, а выход - ко вторым входам схем «И, второй вход формировател  дискретного приращени  фазы соединен с выходами двух младших разр дов делител  частоты, а третий вход - с выходом формировател  сдвига фазы; кроме того, формирователь дискретного приращени  фазы выполнен на трехвходных схемах «И, причем первые входы обеих схем «И подключены ко второму входу формировател  дискретного приращени  фазы, вторые входы - к выходам первого и второго триггеров регистра, третьи входы и выходы - соответственно к третьему входу и выходам формировател  дискретного приращени  фазы.
Блок-схема преобразовател  приведена на чертеже.
Преобразователь содерл ит делитель 1 частоты имнульсов, формирователь 2 сдвига фазы , состо щий из последовательно соединенных формировател  3 синусоидального нанр жени  из меандра, поступающего с выхода делител  1, фазовращател  4 и подключенного к его выходу формировател  5 фазового импульса перехода через пуль выходного напр жени  фазовращател  4. Импульсы с выхода формировател  5 поступают непосредственно в формирователь 6 дискретного приращени  фазы. Формирователь 6 состоит из двухразр дного регистра кода 7 и двух схем «И 8 и 9 сравнени  текущего и предыдущего циклов преобразовани . Импульсы с выхода формировател  5 фазового импульса поступают на опрос схем «И 8, 9. Иа одпп входы схем «И 8, 9 заведены потенциальные выходы двух младших разр дов делител  1, а на другие входы - потенциальные выходы с триггеров регистра кода 7. Иотепциальные выходы двух младших разр дов делител  1 соединены также через схему «И 10 со входами регистра 7. Импульсы опроса схемы «И 10 и, следовательно, переписи двухразр дного кода из делител  1 в регистр 7 поступают с выхода схемы «ИЛИ 11. В зависи.мости от направлени  приращени  фазы в текущем цикле преобразовани  в момент опроса будет открыта схема «И 8 или схема «И 9. Импульс, поступающий с выхода любой из схем 8 или 9, проходит через схему «ИЛИ 11 на опрос схемы «И 10. Иреобразователь работает следующим образом . Тактовые импульсы (ТИ) непрерывно поступают на счетный вход п-разр дного двоичного делител  1 частоты. На делителе 1 развертываетс  во времени квантованна  тактовыми импульсами шкала преобразовател . Выходной меандр делител  1 частоты поступает через формирователь 8 синусоидального напр жени  на вход фазовращател  4. Формирователь 5 фазового импульса выдел ет переход выходного синусоидального напр жени  фазовращател  4 через нуль. Фазовый импульс поступает на опрос двух схем «И 8, 9. Схемы «И 8, 9 производ т сравнение кода двух младщих разр дов делител  1 частоты с двухразр дным двоичным кодом, хран щимс  в регистре 7 кода. Логические функции, реализуемые схемами «И 8, 9, представлены в таблице. и В таблице OzOi и - соответственно значени  второго и первого разр дов кода делител  частоты 1 (a2«i) и регистра 7 кода (Ь2&) в .момент опроса схем «И 8, 9. Знаками «+1 и «-1 обозначено наличие соответствующего по знаку приращени  фазы на единицу дискретности. В таких случа х открыта схема «И 8 («+1) или схема «И 9 («-). Импульсы с выходов схем «И 8, 9 через схему «ИЛИ 11 поступают на соответствующие входы схемы «И 10. На другие входы этих схем заведены выходы двух .младщих разр дов делител  1 частоты. Таким образом, сигнал с выхода схемы «ИЛИ 11 переписывает двухразр дный код из делител  1 частоты в регистр 7. В момент выработки формирователем 3 в данном цикле преобразовани  фазового импульса делитель содержит информацию о текущем зпачепии сдвига фаз между выходным напр жением делител  1 и выходным напр жением фазовращател  4. Этот сдвиг фазы зависит от угла поворота ротора фазовращател  4. В этот момент на регистре 7 кода хранитс  информаци  2 bi о значении сдвига фаз в предыдущем цикле преобразовани . Действительно, нерепись кода из делител  1 в регистр 7 и соответственно превращение текущей информации о сдвиге фазы в предыдущую информацию дл  следующего цикла преобразовани  производитс  только после формировани  текущего импульса приращени , так как перепись производитс  самим импульсом приращени  через схему «ИЛИ 11. Таким образом, фазовый импульс формировател  5 проходит через схе.мы «И 8 и 9 в зависимости от значени  кодов в соседних циклах преобразовани . Если коды a2ai и &2& равны, то обе схемы «И 8, 9 будут закрыты и выходного импульса ни в одном канале не будет. В регистре 7 останетс  предыдуН1 ,ий код, который фактически не изменилс . Предмет изобретени  1.Иреобразователь угол-хТ,искретное приращение фазы, содержащий формирователь дискретного приращени  фазы, последовательно соединенные делитель частоты и формирователь сдвига фазы, и схе.мы «И, первые входы которых подключены к выходам двух младших разр дов делител  частоты, а выходы - к первым входам формировател  дискретного приращени  фазы, отличающийс  тем, что, с целью упрощени  устройства, в него введена двухвходова  схема «ИЛИ, причем входы ее подключены к выхода.м формировател  дискретного приращени  фазы, а выход - ко вторы.м входам схем «И, второй вход формировател  дискретного приращени  фазы соединен с выходами двух младших разр дов делител  частоты, а третий выход - с выходом формировател  сдвига фазы. 2.Устройство по п. 1, отличающеес  тем, что формирователь дискретного приращени  фазы выполнен на трехвходовых схемах «И, причем первые входы обеих схем «И подключены ко второму входу формировател  дискретного приращени  фазы, вторые входы - к выходам первого и второго триггеров регистра , третьи входы и выходы - соответственно к третье.му входу и выходам формировател  дискретного приращени  фазы.
SU1907838A 1973-04-16 1973-04-16 Преобразователь угол-дискретное приращение фазы SU439834A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1907838A SU439834A1 (ru) 1973-04-16 1973-04-16 Преобразователь угол-дискретное приращение фазы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1907838A SU439834A1 (ru) 1973-04-16 1973-04-16 Преобразователь угол-дискретное приращение фазы

Publications (1)

Publication Number Publication Date
SU439834A1 true SU439834A1 (ru) 1974-08-15

Family

ID=20549570

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1907838A SU439834A1 (ru) 1973-04-16 1973-04-16 Преобразователь угол-дискретное приращение фазы

Country Status (1)

Country Link
SU (1) SU439834A1 (ru)

Similar Documents

Publication Publication Date Title
US3882403A (en) Digital frequency synthesizer
US3529138A (en) Digital function synthesizer
US3873815A (en) Frequency division by an odd integer factor
US4160154A (en) High speed multiple event timer
US3283131A (en) Digital signal generator
SU439834A1 (ru) Преобразователь угол-дискретное приращение фазы
EP0006468A2 (en) Parallel to series data converters
US3826901A (en) Time multiplexed rate multiplier
US5029191A (en) Binary counter with resolution doubling
US3178564A (en) Digital to analog converter
RU2037958C1 (ru) Делитель частоты
SU450162A1 (ru) Перестраиваемый фазо-импульсный многоустойчивый элемент
US3688100A (en) Radix converter
US3310800A (en) System for converting a decimal fraction of a degree to minutes
SU447849A1 (ru) Управл емый делитель частоты
SU368598A1 (ru) Преобразователь двоично-десятичного кода «12222» в унитарный код
SU432487A1 (ru) Преобразователь двоично-десятичного кода в унитарный код
SU801254A1 (ru) Делитель частоты с переменнымКОэффициЕНТОМ дЕлЕНи
SU425197A1 (ru) Преобразователь угол — код
SU367540A1 (ru) Цифровой функциональный преобразователь последовательного типа
SU485563A1 (ru) Делитель частоты на 2к + 1
SU1264165A1 (ru) Накапливающий сумматор
SU436352A1 (ru) УСТРОЙСТВО ДЛЯ НАХОЖДЕНИЯ ОТНОШЕНИЯ ДВУХчислоимпульсных кодов
RU1786657C (ru) Счетчик импульсов в минимальных Р-кодах Фибоначчи
SU902248A1 (ru) Устройство дл преобразовани интервала времени в цифровой код