KR970063256A - 공유 데이터 라인 구조를 갖는 반도체 메모리 장치 - Google Patents
공유 데이터 라인 구조를 갖는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970063256A KR970063256A KR1019960004291A KR19960004291A KR970063256A KR 970063256 A KR970063256 A KR 970063256A KR 1019960004291 A KR1019960004291 A KR 1019960004291A KR 19960004291 A KR19960004291 A KR 19960004291A KR 970063256 A KR970063256 A KR 970063256A
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- line pair
- circuits
- signal
- unit blocks
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
본 발명은 고집적 반도체 메모리 장치의 데이터 라인 지연을 줄이기 위한 것으로, 여기서 개시되는 메모리 장치는 로우 어드레스 방향으로 나란히 배열되는 다수의 유니트 블럭들(5)에 대응되는 로컬 데이터 라인 쌍들(7)이 하나이 글로벌 데이터 라인 쌍(8a)을 통하여 감지 증폭기(3a)와 전기적으로 연결되는 공유 데이터 라인 구조를 가지며, 각 세그멘트(Seg#1,Seg#2,…)의 각 로컬 데이터 라인 쌍(7)에는 프리챠지 회로(300)가 하나씩 연결되고, 제2연결 회로들(200)과 프리챠지 회로들(300)은 상기 유니트 블럭들 (5) 사이에 각각 위치하되, 서로 상이한 위치들에 각각 배치된다. 이로써, 메모리 셀 어레이 영역이 두 영역으로 나누어져 있는 종래의 기술에 비해 제2데이터 라인 수 및 전류 증폭기 수가 절반으로 줄어들게 되고, 제1연결 회로에서 다이렉트 감지 증폭기가 없어도 제1데이터 라인 쌍의 데이터에 의해 비트 라인 쌍의 데이터가 영향을 받지 않으므로 인접한 유니트 블럭들 사이에서 제1연결 회로 및 전류 증폭기가 각각 차지하는 레이아웃 면적을 줄이 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 고유 데이터 라인 구조를 갖는 반도체 메모리 장치의 블럭도.
Claims (5)
- 다수의 메모리 셀 어레이 블럭들(BLKA#1~BLKB#n) 중 적어도 2개 이상의 상기 블럭들이 동시에 활성 상태로 되고, 상기 각 블럭은 소정의 크기의 다수의 세그멘트들(Seg#1,Seg#2,…)로 분할되며, 상기 각 세그멘트는 적어도 2개 이상의 유니트 블럭들(5)과 이들에 각각 대응하는 다수의 제1데이터 라인 쌍들(7)을 갖는 반도체 메모리 장치에 있어서; 컬럼 선택 라인 신호(CSL)에 응답하여, 상기 각 유니트 블럭의 각 비트 라인쌍(6)을 그에 대응하는 상기 제1데이터 라인 쌍에 선택적으로 연결하는 다수의 제1연결 회로들(100)과; 상기 블럭들에서 로우 어드레스 방향으로 나란히 배열되는 상기 유니트 블럭들에 공통적으로 각각 대응되고, 각각의 한쪽 끝이 감지 증폭기(3a)와 연결되는 다수의 제2데이터 라인 쌍들(8a)과; 소정의 블럭 선택 신호에 응답하여, 상기 각 세그멘트의 상기 제1데이터 라인 쌍들 중 하나를 그에 대응되는 상기 제2데이터 라인 쌍에 연결하는 다수의 제2연결 회로들(200)과; 소정의 구동 신호에 응답하여, 상기 제1데이터 라인 쌍들을 각각 선택적으로 프리챠지하는 다수의 프리챠지 회로들(300)을 포함하는 것을 특징으로 하는 공유 데이터 라인 구조를 갖는 반도체 메모리 장치.
- 제1항에 있어서, 상기 제1연결 회로들 각각은, 자신과 대응하는 상기 비트 라인 쌍에 연결되는 CMOS래치 형 감지 증폭기(110)와; 자신과 대응하는 상기 제1데이터 라인 쌍과 상기 비트 라인 쌍에 연결되고, 상기 컬럼 선택 라인 신호에 응답하여 상기 제1데이터 라인 쌍과 상기 비트 라인 쌍을 선택적으로 연결하는 분리 게이트 회로(120)를 포함하는 것을 특징으로 하는 공유 데이터 라인 구조를 갖는 반도체 메모리 장치.
- 제1항에 있어서, 상기 프리챠지 회로들 각각은, 상기 구동 신호들로서 블럭 어드레스 신호와 읽기/쓰기 선택 신호를 받아들여 논리곱 연산을 수행하는 것에 의해 상기 구동 신호를 생성하는 논리 수단을 구비하여, 쓰기 동작 후에 상기 각 제1데이터 라인 쌍을 프리챠지하는 것을 특징으로 하는 공유 데이터 라인 구조를 갖는 반도체 메모리 장치.
- 제1항 또는 제3항에 있어서, 상기 제2연결 회로들과 상기 프리챠지 회로들은 상기 유니트 블럭들 사이에 각각 위치하되, 서로 상이한 위치들에 각각 배치되는 것을 특징으로 하는 공유 데이터 라인 구조를 갖는 반도체 메모리 장치.
- 제3항에 있어서, 상기 블럭 어드레스 신호는 로우 블럭 어드레스 신호와 컬럼 블럭 어드레스 신호 중 하나인 것을 특징으로 하는 공유 데이터 라인 구조를 갖는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004291A KR100191467B1 (ko) | 1996-02-23 | 1996-02-23 | 공유 데이터 라인 구조를 갖는 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960004291A KR100191467B1 (ko) | 1996-02-23 | 1996-02-23 | 공유 데이터 라인 구조를 갖는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970063256A true KR970063256A (ko) | 1997-09-12 |
KR100191467B1 KR100191467B1 (ko) | 1999-06-15 |
Family
ID=19451624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960004291A KR100191467B1 (ko) | 1996-02-23 | 1996-02-23 | 공유 데이터 라인 구조를 갖는 반도체 메모리 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100191467B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100427722B1 (ko) * | 2002-07-19 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100428775B1 (ko) * | 2002-07-16 | 2004-04-28 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR100702767B1 (ko) * | 2005-12-05 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 고속 동작을 위한 로컬 데이터 버스프리차지 회로 |
-
1996
- 1996-02-23 KR KR1019960004291A patent/KR100191467B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100428775B1 (ko) * | 2002-07-16 | 2004-04-28 | 삼성전자주식회사 | 반도체 메모리 장치 |
KR100427722B1 (ko) * | 2002-07-19 | 2004-04-28 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100702767B1 (ko) * | 2005-12-05 | 2007-04-03 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 고속 동작을 위한 로컬 데이터 버스프리차지 회로 |
Also Published As
Publication number | Publication date |
---|---|
KR100191467B1 (ko) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7035161B2 (en) | Semiconductor integrated circuit | |
KR100240538B1 (ko) | 반도체 기억 장치 | |
KR970051178A (ko) | 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로 | |
KR970051296A (ko) | 다수의 뱅크를 갖는 반도체 메모리 장치 | |
KR950010093A (ko) | 다이나믹형 반도체 기억장치 | |
GB2301212A (en) | A memory device having a hierarchical bit line | |
EP0079219B1 (en) | Semiconductor memory devices | |
US6545934B2 (en) | Semiconductor memory device having configuration suited for high integration | |
KR19980058196A (ko) | 잡음특성을 개선한 셀 어레이 및 센스앰프의 구조 | |
US6788600B2 (en) | Non-volatile semiconductor memory | |
US5828622A (en) | Clocked sense amplifier with wordline tracking | |
US6888774B2 (en) | Semiconductor memory device and its testing method | |
KR950010141B1 (ko) | 반도체 집적회로장치 | |
KR20010026103A (ko) | 멀티 뱅크 메모리 장치 및 입출력 라인 배치방법 | |
KR100351048B1 (ko) | 데이터 입출력 라인의 부하를 최소화하는 칼럼 선택 회로, 이를 구비하는 반도체 메모리 장치 | |
KR970029768A (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
KR100382740B1 (ko) | 주변 제어신호라인의 데이터 입출력라인에 대한 신호의간섭을 차폐하도록 배선한 반도체 메모리 장치. | |
KR970063256A (ko) | 공유 데이터 라인 구조를 갖는 반도체 메모리 장치 | |
KR950020734A (ko) | 반도체 기억장치 | |
US6522564B2 (en) | Semiconductor memory device and signal line arrangement method thereof | |
KR940004819A (ko) | 반도체 집적회로 장치 | |
US6278647B1 (en) | Semiconductor memory device having multi-bank and global data bus | |
KR100200312B1 (ko) | 반도체 소자의 비트 라인 센스 앰프와 데이타 버스 라인 연결 방법 | |
US7403408B2 (en) | Semiconductor memory device and semiconductor device | |
KR950002042A (ko) | 서로 분리된 제 1 및 제 2 입출력선 그룹을 가지는 다이나믹랜덤 엑세스 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061221 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |