KR970062855A - 신호 처리 장치 - Google Patents

신호 처리 장치 Download PDF

Info

Publication number
KR970062855A
KR970062855A KR1019960005355A KR19960005355A KR970062855A KR 970062855 A KR970062855 A KR 970062855A KR 1019960005355 A KR1019960005355 A KR 1019960005355A KR 19960005355 A KR19960005355 A KR 19960005355A KR 970062855 A KR970062855 A KR 970062855A
Authority
KR
South Korea
Prior art keywords
clock
circuit
external
frequency
clocks
Prior art date
Application number
KR1019960005355A
Other languages
English (en)
Other versions
KR0174706B1 (ko
Inventor
배시현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960005355A priority Critical patent/KR0174706B1/ko
Publication of KR970062855A publication Critical patent/KR970062855A/ko
Application granted granted Critical
Publication of KR0174706B1 publication Critical patent/KR0174706B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 발명은 신호 처리기(10)를 가지는 신호 처리 장치에 관한 것으로, 시스템에서, 외부 회로(11)의 액세스 시간에 대응하기 위한 인터페이스 회로를 필요로하지 않고, 다양한 액세스 시간을 갖는 외부 회로들에 적응적으로 대처할 수 있으며, 적절한 프리챠지 시간을 가지면서도 외부 회로 액세스 시간의 마진을 최대로 확보할 수 있도록 하기 위해, 상대적으로 작은 주파수를 갖는 클럭에 의해 동작하는 외부 회로(11)와, 이 외부 회로(11)로 제공되는 클럭보다 큰 주파수를 갖는 다른 클럭(CLK)에 의해 동작하는 신호 처리기(10)를 갖는 장치에서, 분주 회로(20) 및 선택 회로(30)를 구성하고, 이들을 이용하여 신호 처리기(10)가 외부 회로(11)를 액세스 하는 동안 액세스 시간과 일치하도록 상기 클럭(CLK)을 분주하고 신호 처리기(10)로 제공한다.

Description

신호 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 신호 처리 장치의 일 예를 보여주는 블럭도
제3도는 제2도의 클럿 신호들의 파형도.
제4도는 제2도의 클럭 CLK1을 억디 위한 상태도.
제5도는 제2도의 클럭 CLK2를 얻기 위한 상태도.

Claims (8)

  1. 제1클럭에 의해 동작하는 제1회로부와, 상기 제1클럭보다 작은 주파수를 갖는 제2클럭에 의해 동작하는 제2회로부를 갖는 신호 처리 장치에 있어서; 상기 제1클럭을 입력받고, 상기 제1회로부가 상기 제2회로부를 액세스하는 동안 상기 제1회로부터 제공되는 제어 신호에 의해 인에이블되어 상기 제1클럭을 상이한 주파수를 갖는 다수의 분주 클럭들로 분주하는 분주 수단과; 외부로부터 제공되는 소정의 선택 신호에 응답하여, 상기 제1클럭과 상기 다수의 분주 클럭들 중 상기 제2클럭과 동일한 주파수를 갖는 하나를 선택하여 상기 제1회로부로 제공하는 선택 수단을 포함하고; 상기 선택 수단에 의해 선택된 상기 클럭은 상기 제1회로부의 상기 제1클럭으로서 사용되는 것을 특징으로 하는 신호 처리 장치.
  2. 제1항에 있어서, 상기 분주 수단은, 상기 제1클럭에 동기되어 소정의 상태들로 순차적으로 천이하는 카운터와, 상기 카운터의 출력들을 조합하여 상이한 분주 계수들 및 듀티 계수들을 각각 갖는 상기 다수의 분주 클럭들을 발생하는 클럭 발생 회로를 포함하는 것을 특징으로 하는 신호 처리 장치.
  3. 제1항 또는 제2항에 있어서, 상기 선택 수단은 멀티플레서를 포함하는 것을 특징으로 하는 신호 처리 장치.
  4. 제3항에 있어서, 상기 다수의 분주 클럭 각각의 상기 듀티 계수(%)는(여기서, n은 상기 각 분주 클럭의 분주 계수)인 것을 특징으로 하는 신호 처리 장치.
  5. 외부로부터 매스터 클럭(MCKL)으로서 제공되는 소정의 외부 클러(CLK)에 동기적으로 외부 회로를 액세스하는 신호 처리기를 가지는 신호 처리 장치에 있어서, 상기 외부 회로의 액세스 시간이 상기 외부 클러(CLK)의 제1주기보다 클 때, 상기 신호 처리기로부터 제공되는 감속 정보 신호(SDI)와 소정의 선택 신호들에 응답하여, 상기 액세스 시간과 일치하도록 상기 외부 클(CLK)을 분주하여 상기 신호 처리기의 상기 매스터 클럭(MCLK)으로서 제공하는 클럭 조정 회로(13)를 포함하는 것을 특징으로 하는 신호 처리 장치.
  6. 제5항에 있어서, 상기 클럭 조정 회로(13), 상기 외부 클럭을 입력받고, 상기 신호 처리기가 상기 외부 회로를 액세스하는 동안 상기 신호 처리기로부터 제공되는 상기 감속 정보 신호(SDI)에 의해 인에이불되어 상기 외부 클럭을 상이한 주파수를 갖는 다수의 분주 클럭들로 분주하는 분주 회로(20)와; 외부로부터 제공되는 소정의 선택 신호들(S1,S2)에 응답하여, 상기 외부 클럭과 상기 다수의 분주 클럭들 중 상기 하나를 선택하여 상기 신호 처리기로 제공하는 선택 회로(30)를 포함하는 것을 특징으로 하는 신호 처리 장치.
  7. 제6항에 있어서, 상기 분주 회로(20)는, 상기 감속 정보 신호에 응답하여, 상기 외부 클럭(CLK)에 동기되어 소정의 상태들로 순차적으로 천이하는 카운터(21)와, 상기 카운터의 출력을 조합하여 상이한 분주 계수들 및 듀티 계수들을 각각 갖는 다수의 분주 클럭들을 발생하는 클럭 발생 회로(22)를 포함하고; 상기 선택 회로(30)는, 상기 선택 신호들에 응답하여, 상기 외부 클럭(CLK)과 상기 분주 클럭들 중 하나를 선택하여 상기 매스터 클럭(MCLK)으로서 상기 신호 처리기로 제공하는 멀티플렉서를 포함하는 것을 특징으로 하는 신호 처리 장치.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서, 상기 다수의 분주 클럭들 각각의 상기 듀티 계수(%)는(여기서, n은 상기 각 분주 클럭의 분주 계수)인 것을 특징으로 하는 신호 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960005355A 1996-02-29 1996-02-29 신호 처리 장치 KR0174706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960005355A KR0174706B1 (ko) 1996-02-29 1996-02-29 신호 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960005355A KR0174706B1 (ko) 1996-02-29 1996-02-29 신호 처리 장치

Publications (2)

Publication Number Publication Date
KR970062855A true KR970062855A (ko) 1997-09-12
KR0174706B1 KR0174706B1 (ko) 1999-04-01

Family

ID=19452247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960005355A KR0174706B1 (ko) 1996-02-29 1996-02-29 신호 처리 장치

Country Status (1)

Country Link
KR (1) KR0174706B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592110B1 (ko) * 1999-04-26 2006-06-28 어보브반도체 주식회사 마이크로 콘트롤러의 클럭 동기화 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592110B1 (ko) * 1999-04-26 2006-06-28 어보브반도체 주식회사 마이크로 콘트롤러의 클럭 동기화 회로

Also Published As

Publication number Publication date
KR0174706B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US5077686A (en) Clock generator for a computer system
US5268656A (en) Programmable clock skew adjustment circuit
US6956395B2 (en) Tester for testing an electronic device using oscillator and frequency divider
US5450458A (en) Method and apparatus for phase-aligned multiple frequency synthesizer with synchronization window decoder
EP0218406A2 (en) Sampling clock generation circuit
RU2006105009A (ru) Система для синхронной выборки и формирования импульсов истинного времени с использованием кодированного временного сигнала
JPH0433056B2 (ko)
KR920019103A (ko) 아날로그/디지탈 (a/d)콘버터
US20010005871A1 (en) Information processing equipment and information processing system
KR970062855A (ko) 신호 처리 장치
KR890007491A (ko) 주파수 동기 루프용 주파수 검파기
KR100278284B1 (ko) 동기 버스 클록 및 프로그래머블 인터페이스를 이용한 클록 스큐 최소화 방법 및 장치
JPH05341872A (ja) データ処理装置
KR920003699A (ko) 동기식 다중장치에서의 포인터 조정 지터 감소장치
KR940004960A (ko) 클럭 선택 제어회로
SU1335996A1 (ru) След щий умножитель частоты
JPS6320517A (ja) システムクロックストレッチ回路
JP2745775B2 (ja) 同期動作適合測定装置
JPH03266049A (ja) 増設メモリ装置
JPH01248219A (ja) バスタイミング制御回路
JPS61184638A (ja) 情報処理装置
JP2572674B2 (ja) 信号同期装置
JPS62285122A (ja) クロツクパルス発生回路
JPH0512461A (ja) クロツク供給回路
JPS59123911A (ja) 位相調整方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee