KR970054491A - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR970054491A KR970054491A KR1019950046796A KR19950046796A KR970054491A KR 970054491 A KR970054491 A KR 970054491A KR 1019950046796 A KR1019950046796 A KR 1019950046796A KR 19950046796 A KR19950046796 A KR 19950046796A KR 970054491 A KR970054491 A KR 970054491A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- amorphous silicon
- substrate
- forming
- silicon layer
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 및 그 제조방법에 관한 것으로서, 더욱 상세하게는, 콘택층을 부분적으로 도핑하여 콘택층에 채널을 형성하는 박막 트랜지스터 및 그 제조방법에 관한 것이다. 투명한 기판 위에 게이트 전극을 형성하고 기판 위에 게이트 절연막, 비정질 실리콘층의 이층막을 형성하고 비정질 실리콘층에 게이트 전극을 대응하는 중앙부를 제외한 양쪽 부분을 고농도 불순물로 도핑하고 비정질 실리콘층을 패터닝하여 콘택층을 형성하고 콘택층의 도핑된 두 부분을 각각 덮으면서 게이트 절연막 위에 소스/드레인 전극을 형성한다. 따라서 본 발명에 따른 박막 트랜지스터 및 그 제조방법은 비정질 실리콘을 증착하는 공정 시간을 반으로 줄일 수 있고, 설비 예방점검 주기도 4배이상 늘릴 수 있어 공정 수율을 높일 수 있다. 또한 2층막 구조로 형성함으로써 증착실을 2개로 줄일 수 있고 종래의 에치 백형 제조 공정중 여러번의 정면 노광에서 오정렬에 의한 불량이 유발될 수 있는 스티치 불량을 후면 노광에 의한 완전 자기 정합으로 노광함으로써 완전히 제거할 수 있고 그 결과로 고정세, 대화면 장치의 적용이 가능해진다. 그리고 비정질 실리콘층을 얇게 형성함으로써 광 유도 전류를 최소화하여 이에 따른 누설 전류를 최소화할 수 있어 화면의 열화 현상을 최소화시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도(가) 내지 (마)는 본 발명의 실시예에 따른 박막 트랜지스터의 제조방법을 그 공정 순서에 따라 도시한 단면도이다.
Claims (10)
- 투명한 절연 기판, 상기 기판 일부 위에 형성되어 있는 게이트 전극, 상기 게이트 전극을 덮으면서 상기 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 상기 게이트 전극보다 넓은 폭으로 형성되어 있으며 상기 게이트 전극에 대응하는 중앙 부분을 제외한 양쪽 두 부분에 고농도 불순물로 도핑되어 있는 반도체층, 상기 콘택층의 도핑된 부분을 덮으면서 상기 게이트 절연막 위에 각각 형성되어 있는 드레인 전극 및 소스 전극, 상기 기판 위에 형성되어 있는 보호막을 포함하는 박막 트랜지스터.
- 투명한 기판 위에 게이트 전극을 형성하는 제1단계, 상기 기판 위에 게이트 절연막, 비정질 실리콘층 및 감광막의 삼층막을 형성하는 제2단계, 상기 비정질 실리콘층을 상기 게이트 전극에 대응하는 중앙부를 제외한 양쪽 부분을 고농도 불순물로 도핑하는 제3단계, 상기 비정질 실리콘층을 패터닝하여 콘택층을 형성하는 제4단계, 상기 콘택층의 도핑된 두 부분을 각각 덮으면서 상기 게이트 절연막 위에 소스/드레인 전극을 형성하는 제5단계, 상기 기판 위에 보호막을 형성하는 제6단계를 포함하는 박막 트랜지스터의 제조방법.
- 제2항에서, 상기 제2단계에서 상기 비정질 실리콘층은 300∼500Å 두께로 형성하는 박막 트랜지스터의 제조방법.
- 제2항에서, 상기 제2단계에서 상기 감광막의 두께는 1.2∼3.5μ로 형성하는 박막 트랜지스터의 제조방법.
- 제2항에서, 상기 제3단계는, 상기 감광막을 게이트 전극에 대응하는 폭만을 남기는 단계, 상기 비정질 실리콘층을 고농도 불순물로 도핑하는 단계, 상기 감광막을 제거하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제5항에서, 상기 감광막은 후면 노광을 통하여 남기는 박막 트랜지스터의 제조방법.
- 제5항에서, 상기 도핑 단계는 가속 전압을 5KV에서 30KV의 범위에서 실시하는 박막 트랜지스터의 제조방법.
- 제2항에서, 상기 제4단계에서 상기 비정질 실리콘층을 활성 마스크를 이용하여 패터닝하는 박막 트랜지스터의 제조방법.
- 제2항에서, 상기 제5단계는, 상기 기판 위에 금속층을 형성하는 단계, 상기 콘택층의 도핑되지 않은 중앙 부분에 대응하는 상기 금속층의 중앙 부분을 제거하는 단계를 포함하는 박막 트랜지스터의 제조방법.
- 제9항에서, 상기 콘택층의 중앙 부분의 표면에 실리사이드를 제거하는 단계를 더 포함하는 박막 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046796A KR970054491A (ko) | 1995-12-05 | 1995-12-05 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046796A KR970054491A (ko) | 1995-12-05 | 1995-12-05 | 박막 트랜지스터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970054491A true KR970054491A (ko) | 1997-07-31 |
Family
ID=66593152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046796A KR970054491A (ko) | 1995-12-05 | 1995-12-05 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970054491A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559218B1 (ko) * | 1999-06-28 | 2006-03-15 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
-
1995
- 1995-12-05 KR KR1019950046796A patent/KR970054491A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100559218B1 (ko) * | 1999-06-28 | 2006-03-15 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192347B1 (ko) | 액정표시장치의 구조 및 제조방법 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR970054491A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100663294B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| JP2621619B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR970072497A (ko) | 액티브 매트릭스 기판의 제조방법 및 그 방법에 의해 제조되는 액티브 매트릭스 기판 | |
| US5889290A (en) | Thin film transistor and manufacturing method thereof | |
| KR950021752A (ko) | 박막트랜지스터 제조방법 | |
| KR100328689B1 (ko) | 고집적박막트랜지스터제조방법 | |
| KR100290919B1 (ko) | 박막트랜지스터제조방법 | |
| KR100301851B1 (ko) | 박막트랜지스터제조방법 | |
| KR100404510B1 (ko) | 박막트랜지스터및그제조방법 | |
| KR970003742B1 (ko) | 자기정열구조의 박막트랜지스터 제조방법 | |
| KR100256259B1 (ko) | 반도체 소자의 공통 게이트 형성방법 | |
| KR950021747A (ko) | 박막트랜지스터 제조방법 | |
| KR100270363B1 (ko) | 박막트랜지스터 제조방법 | |
| KR970004037A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR980006514A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR940016916A (ko) | 박막트랜지스터 제조방법 | |
| KR980012572A (ko) | 풀리 셀프 얼라인(Fully Self Align) 방식의 TFT 제조 방법 | |
| KR950004602A (ko) | 폴리실리콘 박막트랜지스터 제조방법 | |
| KR950021756A (ko) | 박막트랜지스터 제조방법 | |
| KR920007215A (ko) | 다층구조의 시모스 트랜지스터의 제조방법 | |
| KR970054516A (ko) | 다결정실리콘 박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |