KR970053481A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR970053481A
KR970053481A KR1019950068656A KR19950068656A KR970053481A KR 970053481 A KR970053481 A KR 970053481A KR 1019950068656 A KR1019950068656 A KR 1019950068656A KR 19950068656 A KR19950068656 A KR 19950068656A KR 970053481 A KR970053481 A KR 970053481A
Authority
KR
South Korea
Prior art keywords
region
forming
substrate
ferry
film
Prior art date
Application number
KR1019950068656A
Other languages
English (en)
Other versions
KR0179805B1 (ko
Inventor
송두헌
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950068656A priority Critical patent/KR0179805B1/ko
Priority to JP8350688A priority patent/JP2838693B2/ja
Priority to US08/774,801 priority patent/US5895258A/en
Publication of KR970053481A publication Critical patent/KR970053481A/ko
Application granted granted Critical
Publication of KR0179805B1 publication Critical patent/KR0179805B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로, 기판 내에 P-웰 및 N-웰로 이루어진 페리 영역과 P-웰 로 이루어진 셀 영역을 정의하는 공정과; 상기 페리 영역과 셀 영역의 기판 상에 베이스 산화막과 질화막을 순차적으로 중착하는 공정과; 상기 셀 영역의 기판 표면이 소정 부분 노출되도록 상기 질화막과 베이스 산화막을 식각하여 액티브패턴을 형성하는 공정과; 셀 영역의 표면이 노출된 기판 내측에 N-필드 이온주입영역을 형성하는 공정과; 상기 셀 영역의 액티브패턴 측면에 측벽을 형성하는 공정과; 상기 페리 영역의 기판 표면이 소정 부분 노출되도록 기판 전면에 감광막을 형성하는 공정과; 상기 감광막을 마스크로 상기 질화막과 베이스 산화막을 식각하여 페리 영역의 액티브패턴을 형성한 후, 감광막을 제거하는 공정과; 상기 페리 영역의 P-웰 내에 N-필드 이온주입영역을 형성하는 공정과; 상기 페리 영역의 N-웰 내에 P-필드 이온주입영역을 형성하는 공정과; 산화공정을 실시하여 필드산화막을 형성한 후, 확산을 통하여 N-필드와 P-필드를 정의하는 공정 및; 상기 질화막과 측벽 및 베이스 산화막을 제거하는 공정을 구비하여 소자 제조를 완료하므로써, 더블험프 현상을 방지함과 동시에 누설 전류를 줄이고, 스탠드-바이 전류를 낮출 수 있게 되어 반도체 소자의 특성을 향상시킬 수 있게 된다.

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(A)도 내지 제2(N)도는 본 발명에 따른 반도체 소자 제조방법을 도시한 공정수순도를 나타낸 것으로, 제2(A-1)도 내지 제2(N-1)도는 페리(Peri) 영역의 공정수순도,
제2(A-2)도 내지 제2(N-2)도는 셀(Cell)영역의 공정수순도.

Claims (5)

  1. 기판 내에 P-웰 및 N-웰로 이루어진 페리 영역과 P-웰로 이루어진 셀 영역을 정의하는 공정과; 상기 페리 영역과 셀 영역의 기판 상에 베이스 산화막과 질화막을 순차적으로 중착하는 공정과; 상기 셀 영역의 기판 표면이 소정 부분 노출되도록 상기 질화막과 베이스 산화막을 식각하여 액티브패턴을 형성하는 공정과; 셀 영역의 표면이 노출된 기판 내측에 N-필드 이온주입영역을 형성하는 공정과; 상기 셀 영역의 액티브패턴 측면에 측벽을 형성하는 공정과; 상기 페리 영역의 기판 표면이 소정 부분 노출되도록 기판 전면에 감광막을 형성하는 공정과; 상기 감광막을 마스크로 상기 질화막과 베이스 산화막을 식각하여 페리 영역의 액티브패턴을 형성한 후, 감광막을 제거하는 공정과; 상기 페리 영역의 P-웰 내에 N-필드 이온주입영역을 형성하는 공정과; 상기 페리 영역의 N-웰 내에 P-필드 이온주입영역을 형성하는 공정과; 산화공정을 실시하여 필드산화막을 형성한 후, 확산을 통하여 N-필드와 P-필드를 정의하는 공정; 상기 질화막과 측벽 및 베이스 산화막을 제거하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체 소자 제조방법.
  2. 제1항에 있어서, 상기 셀 영역의 액티브 패턴 측면에 측벽을 형성하는 공정은, 상기 페리 영역과 셀 영역의 제2질화막을 포함한 기판 전면에 제3질화막과 절연막을 순차적으로 형성한 후, 이를 건식식각하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  3. 제1항에 있어서, 상기 셀 영역의 액티브패턴 측면에 측벽을 형성한 후, 표면이 노출된 기판 표면을 소정 두께 건식식각하는 공정을 더 포함하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  4. 제1항에 있어서, 상기 페리 영역의 P-웰 내에 N-필드 이온주입영역을 형성하는 공정은, 상기 셀 영역의 기판 전면과, 페리 영역의 N-웰위에 액티브패턴이 충분히 덮힐 정도의 두께를 갖는 감광막을 형성하는 공정과; P+불순물을 이온주입하여 페리 영역의 P-웰 내에 N-필드 이온주입영역을 형성하는 공정 및; 상기 감광막을 제거하는 공정을 더 포함하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
  5. 제1항에 있어서, 상기 페리 영역의 N-웰 내에 P-필드 이온주입영역을 형성하는 공정은, 상기 셀 영역의 기판 전면과, 페리 영역의 P-웰 위에 액티브패턴이 충분히 덮힐 정도의 두께를 갖는 감광막을 형성하는 공정과; n+불순물을 이온주입하여 페리 영역의 N-웰 내에 P-필드 이온주입영역을 형성하는 공정 및; 상기 감광막을 제거하는 공정을 더 포함하여 형성하는 것을 특징으로 하는 반도체 소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950068656A 1995-12-30 1995-12-30 반도체 소자 제조방법 KR0179805B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950068656A KR0179805B1 (ko) 1995-12-30 1995-12-30 반도체 소자 제조방법
JP8350688A JP2838693B2 (ja) 1995-12-30 1996-12-27 半導体素子の製造方法
US08/774,801 US5895258A (en) 1995-12-30 1996-12-30 Semiconductor device fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068656A KR0179805B1 (ko) 1995-12-30 1995-12-30 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR970053481A true KR970053481A (ko) 1997-07-31
KR0179805B1 KR0179805B1 (ko) 1999-04-15

Family

ID=19448168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068656A KR0179805B1 (ko) 1995-12-30 1995-12-30 반도체 소자 제조방법

Country Status (3)

Country Link
US (1) US5895258A (ko)
JP (1) JP2838693B2 (ko)
KR (1) KR0179805B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW530372B (en) 1999-03-09 2003-05-01 Mosel Vitelic Inc Shallow trench isolation process
US7706403B2 (en) * 2003-11-25 2010-04-27 Telefonaktiebolaget Lm Ericsson (Publ) Queuing delay based rate control

Also Published As

Publication number Publication date
KR0179805B1 (ko) 1999-04-15
JP2838693B2 (ja) 1998-12-16
US5895258A (en) 1999-04-20
JPH09213907A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
KR100382728B1 (ko) 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
KR100346844B1 (ko) 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
JPH1174390A (ja) 半導体装置のウェル及びその形成方法
JP3261435B2 (ja) 周辺回路内にトランジスタを形成する方法
KR970053481A (ko) 반도체 소자 제조방법
KR0179831B1 (ko) 반도체 소자의 웰 형성방법
KR100645188B1 (ko) 반도체 소자의 격리영역 형성방법
KR100262401B1 (ko) 반도체 소자의 웰 및 그 형성방법
KR100891248B1 (ko) 삼중 게이트 산화막 형성 방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
JP2002184867A (ja) 半導体素子及びその製造方法
KR100811377B1 (ko) 이중 게이트 산화막 형성 방법
KR19990042446A (ko) 반도체소자의 제조방법
KR100363078B1 (ko) 공정을단순화한바이씨모스(BiCMOS)트랜지스터의제조방법
KR930020576A (ko) 반도체 소자의 제조방법
KR20000045470A (ko) 반도체소자의 제조방법
KR960012563A (ko) 반도체소자의 트랜지스터 제조방법
KR960043101A (ko) 반도체소자의 소자분리절연막 형성방법
KR940012576A (ko) 트렌치 아이솔레이션 제조 방법
KR970053893A (ko) 씨모스 웰 형성 방법
KR970053404A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR970030631A (ko) 반도체 소자의 소자분리막 제조방법
KR970003825A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR970067897A (ko) Bn+ 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee