KR970053077A - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR970053077A KR970053077A KR1019950047165A KR19950047165A KR970053077A KR 970053077 A KR970053077 A KR 970053077A KR 1019950047165 A KR1019950047165 A KR 1019950047165A KR 19950047165 A KR19950047165 A KR 19950047165A KR 970053077 A KR970053077 A KR 970053077A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- etching
- low temperature
- temperature oxide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims abstract description 4
- 238000005530 etching Methods 0.000 claims abstract 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 9
- 229920005591 polysilicon Polymers 0.000 claims abstract 9
- 125000006850 spacer group Chemical group 0.000 claims abstract 8
- 230000000873 masking effect Effects 0.000 claims abstract 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000005468 ion implantation Methods 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 238000004904 shortening Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, P형 실리콘 기판위에 필드 산화막과 게이트 산화막을 형성하고 그 위에 얇은 폴리 실리콘을 형성하는 공정과; 상기 얇은 폴리 실리콘위에 저온 산화막을 형성하여 선택 식각하는 공정과; 상기 저온 산화막을 마스킹 레이어로 하여 P형 영역을 형성하는 공정과; 상기 열려진 저온 산화막 위에 폴리 실리콘을 선택적으로 형성하는 공정과; 저온 산화막을 식각하여 측벽 스페이서를 형성하는 공정과; N+이온 주입을 하여 소스와 드레인을 형성한 후 상기 측벽 스페이서를 마스킹 레이어로 하여 상기 얇은 폴리 실리콘을 식각하는 공정과; 상기 측벽 스페이서를 식각하고 다시 N-이온을 주입하여 N-영역을 형성하는 공정으로 소자 제조를 완료하는데, 질화막 측벽 스페이서를 형성하는 제조 공정을 제거하여 공정을 용이하게 하고 공정 시간을 단축하며 공정 단가를 낮춰서 생산의 효율성을 높일 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 소자 제조 방법을 도시한 공정 수순도.
Claims (2)
- P형 실리콘 기판위에 필드 산화막과 게이트 산화막을 형성하고 그 위에 얇은 폴리 실리콘을 형성하는 공정과; 상기 얇은 폴리 실리콘위에 저온 산화막을 형성하여 선택 식각하는 공정과; 상기 저온 산화막을 마스킹 레이어로 하여 P형 영역을 형성하는 공정과; 상기 열려진 저온 산화막 위에 폴리 실리콘을 선택적으로 형성하는 공정과; 저온 산화막을 식각하여 측벽 스페이서를 형성하는 공정과; N+이온 주입을 하여 소스와 드레인을 형성한 후 상기 측벽 스페이서를 마스킹 레이어로 하여 상기 얇은 폴리 실리콘을 식각하는 공정과; 상기 측벽 스페이서를 식각하고 다시 N-이온을 주입하여 N-영역을 형성하는 공정으로 제조하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제1항에 있어서, 상기 소스와 드레인을 형성하는 공정은 상기 측벽스페이서를 마스킹 레이어로 하여 상기 얇은 폴리 실리콘을 먼저 식각한 후 N+이온을 주입하여 소스와 드레인을 형성하는 것을 특징으로 하는 반도체 소자 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047165A KR100374543B1 (ko) | 1995-12-06 | 1995-12-06 | 반도체소자제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047165A KR100374543B1 (ko) | 1995-12-06 | 1995-12-06 | 반도체소자제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970053077A true KR970053077A (ko) | 1997-07-29 |
| KR100374543B1 KR100374543B1 (ko) | 2003-04-26 |
Family
ID=37416789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047165A KR100374543B1 (ko) | 1995-12-06 | 1995-12-06 | 반도체소자제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100374543B1 (ko) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137735A (ja) * | 1990-09-28 | 1992-05-12 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
1995
- 1995-12-06 KR KR1019950047165A patent/KR100374543B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100374543B1 (ko) | 2003-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970053077A (ko) | 반도체 소자 제조 방법 | |
| KR960043050A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR960035912A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970018259A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR970003682A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970054501A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR960035926A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR960036021A (ko) | 저도핑 드레인 구조의 모스 트랜지스터 제조 방법 | |
| KR970052835A (ko) | 코발트 실리사이드막을 이용한 트랜지스터 형성방법 | |
| KR930015111A (ko) | Mos 트랜지스터 제조방법 및 그 구조 | |
| KR940012653A (ko) | 박막트랜지스터 제조방법 | |
| KR970053069A (ko) | 모오스 전계 효과 트랜지스터 제조 방법 | |
| KR960009216A (ko) | 반도체 소자 및 그 제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR960036098A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR960043290A (ko) | 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR910005441A (ko) | 실리사이드를 사용한 매설 접촉 형성방법 | |
| KR970054257A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR970003964A (ko) | 모스 (mos) 트랜지스터 제조 방법 | |
| KR960019611A (ko) | 반도체소자 제조방법 | |
| KR960036142A (ko) | 박막트랜지스터 구조 및 제조방법 | |
| KR970053895A (ko) | 씨모스(cmos) 소자의 구조 및 제조방법 | |
| KR960026972A (ko) | 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법 | |
| KR940016902A (ko) | 모스(mos) 트랜지스터 제조방법 | |
| KR970004073A (ko) | 저도핑 드레인 (ldd) 구조의 모스 (mos) 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |