KR970052994A - Npn 트랜지스터의 제조방법 - Google Patents

Npn 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970052994A
KR970052994A KR1019950067573A KR19950067573A KR970052994A KR 970052994 A KR970052994 A KR 970052994A KR 1019950067573 A KR1019950067573 A KR 1019950067573A KR 19950067573 A KR19950067573 A KR 19950067573A KR 970052994 A KR970052994 A KR 970052994A
Authority
KR
South Korea
Prior art keywords
polysilicon film
insulating film
film
base region
type
Prior art date
Application number
KR1019950067573A
Other languages
English (en)
Other versions
KR0163088B1 (ko
Inventor
함석헌
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950067573A priority Critical patent/KR0163088B1/ko
Publication of KR970052994A publication Critical patent/KR970052994A/ko
Application granted granted Critical
Publication of KR0163088B1 publication Critical patent/KR0163088B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

본 발명은 NPN 바이폴라 트랜지스터를 백엔드 공정에서 형성하여 종래와 같은 매몰층, 싱크영역 및 에피택셜층을 위한 별도의 공정이 완전히 배재함으로써, 이를 바이-씨모스 트랜지스터에 적용시 모스 트랜지스터의 특성을 최적화할 수 있으며, 생산성을 향상시킬 수 있는 바이폴라 트랜지스터의 제조방법에 관한 것이다.
본 발명의 NPN 트랜지스터의 제조방법은 P형 실리콘 기판상에 형성된 제1절연막과, 상기 절연막에 형성된N+폴리실리콘막과, 상기 N+폴리실리콘막상에 형성된 N-폴리실리콘막과, N-폴리실리콘막에 형성된 P-형 진성 베이스 영역과 P-형 진성 베이스 영역양측에 인접하여 형성된 P+형 외인성 베이스 영역으로 된 베이스 영역과, 상기 진성 베이스 영역내에 형성된 P+형 에미터 영역과, 베이스 영역 및 콜렉터 콘택을 제외한 N+폴리실리콘막상에 형성된 제2절연막과, 상기 절연막상에 형성된 P+폴리실리콘막과, P+폴리실리콘막을 포함한 제2절연막상에 형성된 에미터 식각창 및 콜렉터 콘택을 갖는 제3절연막과, 에미터 식각창의 측벽에 형성된 스페이서와, 에미터 식각창에서 에미터 영역과 콘택되는 N+폴리실리콘막과 콜렉터 콘택에서 N-폴리실리콘막과 콘택되는 N+폴리실리콘막을 포함한다.

Description

NPN 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 NPN 트랜지스터의 단면 구조도.

Claims (8)

  1. P형 실리콘 기판(30)상에 형성된 제1절연막(31)과, 상기 절연막(31)상에 형성된 N+폴리실리콘막(32)과, 상기 N+폴리실리콘막(32)상에 형성된 N-폴리실리콘막(33)과, N-폴리실리콘막(33)에 형성된 P-형 진성 베이스 영역(37-2)과 P-형 진성 베이스 영역(37-2)양측에 인접하여 형성된 P+형 외인성 베이스 영역(37-1)으로 된 베이스 영역(37)과, 상기 진성 베이스 영역(37-2)내에 형성된 P+형 에미터 영역(44)과, 베이스 영역(37) 및 콜렉터 콘택(41)을 제외한 N+폴리실리콘막(33)상에 형성된 제2절연막(34)과, 상기 절연막(34)상에 형성된 P+폴리실리콘막(35)과, P+폴리실리콘막(35)을 포함한 제2절연막(34)상에 형성된 에미터 식각창(38) 및 콜렉터 콘택(41)을 갖는 제3절연막(36)과, 에미터 식각창(38)의 측벽에 형성된 스페이서(40)와, 에미터 식각창(38)에서 에미터 영역(44)과 콘택되는 N+폴리실리콘막(42-1)과 콜렉터 콘택(41)에서 N-폴리실리콘막(33)과 콘택되는 N+폴리실리콘막(42-2)을 포함하는 것을 특징으로하는 NPN 트랜지스터.
  2. 제1항에 있어서, N+형 폴리실리콘막(32)은 매몰층으로서의 역할을 하는 것을 특징으로하는 NPN 트랜지스터.
  3. 제1항에 있어서, N-형 폴리실리콘막(33)은 에피택셜층으로서의 역할을 하는 것을 특징으로 하는 NPN 트랜지스터.
  4. 제1항에 있어서, 제1절연막(31)이 필드 산화막인 것을 특징으로 하는 NPN 트랜지스터.
  5. 제1항에 있어서, 제2절연막(34)은 소자분리영역의 역할을 하는 것을 특징으로 하는 NPN 트랜지스터.
  6. 제1항에 있어서, N+폴리실리콘막(32)과 N-폴리실리콘막(33)은 콜렉터 영역으로 작용하는 것을 특징으로 하는 NPN 트랜지스터.
  7. P형 기판(30)상에 제1절연막(31)을 형성하는 공정과, 제1절연막(31)상에 N+폴리실리콘막(32)과 N-폴리실리콘막(33)를 순차적으로 형성하는 공정과, 액티브 베이스 영역이 될 부분을 제외한 N-폴리실리콘막(33)상에 제2절연막(34)을 형성하는 공정과, 제2절연막(34)상에 P+폴리실리콘막(35)을 형성하는 공정과, P+폴리실리콘막(35)을 포함한 제2절연막(34)상에 제3절연막(36)을 형성하는공정과, 확산공정을 수행하여 N-형 폴리실리콘막(33)내에 P+형 외인성 베이스 영역(37-1)을 형성하는 공정과, 제3절연막(36)을 식각하여 에미터 영역이 형성될 부분에 에미터용 식각창(38)을 형성하는 공정과, 상기 식각창(38)을 통해 P 형 불순물(39)을 이온주입하여 P+형 외인성 베이스 영역(37-1)사이에 P-형 진성 베이스 영역(37-2)을 형성하는 공정과, 식각창(38)내의 측벽에 스페이서(40)를 형성하는 공정과, 제3산화막(36)을 식각하여 콜렉터용 콘택(41)을 형성하는 공정과, 상기 식각창(38)과 콜렉터 콘택(41)에만 N+폴리실리콘막(42-1), (42-2)을 형성하는 공정과, 기판 전면에 걸쳐 제4절연막(43)을 형성하는 공정과, 확산 공정을 수행하여 진성 베이스 영역(37-2)내에 N+형 에미터 영역(44)을 형성하는 공정을 포함하는 것을 특징으로 하는 NPN 트랜지스터의 제조방법.
  8. 제7항에 있어서, 제2절연막(31)을 산화막을 증착시켜 형성하거나 또는 로코스 공정을 수행하여 형성하는 것을 특징으로 하는 NPN 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067573A 1995-12-29 1995-12-29 Npn 트랜지스터의 제조방법 KR0163088B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067573A KR0163088B1 (ko) 1995-12-29 1995-12-29 Npn 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067573A KR0163088B1 (ko) 1995-12-29 1995-12-29 Npn 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970052994A true KR970052994A (ko) 1997-07-29
KR0163088B1 KR0163088B1 (ko) 1999-02-18

Family

ID=19447809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067573A KR0163088B1 (ko) 1995-12-29 1995-12-29 Npn 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR0163088B1 (ko)

Also Published As

Publication number Publication date
KR0163088B1 (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR940003589B1 (ko) BiCMOS 소자의 제조 방법
JPH0689900A (ja) 自己整合型バイポーラトランジスタ製造方法
US7446012B2 (en) Lateral PNP transistor and the method of manufacturing the same
US4966858A (en) Method of fabricating a lateral semiconductor structure including field plates for self-alignment
KR920001655A (ko) 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법
WO1987001238A1 (en) Fabricating a semiconductor device with buried oxide
JPH10163224A (ja) Ｂｉｃｍｏｓ集積回路内に不均質なエミッタを有するバイポーラトランジスタ
JP2988461B2 (ja) Ｂｉｃｍｏｓ集積回路製造技術でキャパシタを製造する方法
US6171894B1 (en) Method of manufacturing BICMOS integrated circuits on a conventional CMOS substrate
KR940012603A (ko) 개선된 바이폴라 트랜지스터
KR970052994A (ko) Npn 트랜지스터의 제조방법
JP2982759B2 (ja) 半導体装置の製造方法
KR970003939A (ko) 수평 구조의 바이폴라 트랜지스터 제조 방법
JPH10294321A (ja) ラテラルｐｎｐトランジスタおよびその製造方法
KR940009359B1 (ko) 바이씨모스(bicmos)의 구조 및 제조방법
DE60135628D1 (de) Herstellungsverfahren für ein halbleiter-bipolartransistor-bauelement
JPH01246873A (ja) 半導体装置
KR100293978B1 (ko) 바이폴라트랜지스터및그제조방법
JP3164375B2 (ja) トランジスタを形成する方法
JPH0574790A (ja) 半導体装置及びその製造方法
JPH06314696A (ja) 半導体装置およびその製造方法
JPH07130863A (ja) トランジスタ装置
JPH08321553A (ja) 半導体装置の製造方法
JPH061814B2 (ja) 半導体装置
JPH0992742A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee