JPH07130863A - トランジスタ装置 - Google Patents
トランジスタ装置Info
- Publication number
- JPH07130863A JPH07130863A JP5175979A JP17597993A JPH07130863A JP H07130863 A JPH07130863 A JP H07130863A JP 5175979 A JP5175979 A JP 5175979A JP 17597993 A JP17597993 A JP 17597993A JP H07130863 A JPH07130863 A JP H07130863A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- layer
- region
- thin layer
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 横型トランジスタのアーリー効果を低減させ
た縦横一体型トランジスタの提供。 【構成】 縦型トランジスタ１１と横型トランジスタ１
２とを同一基板１３に形成した相補型トランジスタ１０
である。エピタキシャル層１５の表層部にエピタキシャ
ル層１５よりも不純物濃度が大幅に大きい薄層２０を形
成してある。薄層２０は，例えばエピタキシャル成長又
は全面イオン打込みによって形成する。薄層２０の深さ
は，縦型トランジスタ１１のベース領域１１３等の深さ
ｄ1 よりも大幅に小さく，縦型トランジスタ１１のコレ
クタ領域１１１等の深さｄ2 以下であることが好まし
い。
た縦横一体型トランジスタの提供。 【構成】 縦型トランジスタ１１と横型トランジスタ１
２とを同一基板１３に形成した相補型トランジスタ１０
である。エピタキシャル層１５の表層部にエピタキシャ
ル層１５よりも不純物濃度が大幅に大きい薄層２０を形
成してある。薄層２０は，例えばエピタキシャル成長又
は全面イオン打込みによって形成する。薄層２０の深さ
は，縦型トランジスタ１１のベース領域１１３等の深さ
ｄ1 よりも大幅に小さく，縦型トランジスタ１１のコレ
クタ領域１１１等の深さｄ2 以下であることが好まし
い。
Description
【０００１】
【産業上の利用分野】本発明は，縦型と横型のトランジ
スタを同一基板に形成したトランジスタ装置に関するも
のであり，特に横型トランジスタにおけるアーリー効果
を抑制することのできるトランジスタ装置に関する。
スタを同一基板に形成したトランジスタ装置に関するも
のであり，特に横型トランジスタにおけるアーリー効果
を抑制することのできるトランジスタ装置に関する。
【０００２】
【従来技術】縦型トランジスタと横型トランジスタとを
同一基板上に形成したプレーナ型の相補型トランジスタ
装置が製作されている。上記相補型トランジスタ９は，
例えば図３に示すように，Ｐ型基板９０上に縦型のＮＰ
Ｎトランジスタ９１と横型とＰＮＰトランジスタ９２と
を形成するものである。上記相補型トランジスタ９は，
不純物濃度の低いＰ型基板９０上に高不純物濃度のＮ型
埋込層９０１を形成し，次いで低不純物濃度のＮ型エピ
タキシャル層９０２を形成する。
同一基板上に形成したプレーナ型の相補型トランジスタ
装置が製作されている。上記相補型トランジスタ９は，
例えば図３に示すように，Ｐ型基板９０上に縦型のＮＰ
Ｎトランジスタ９１と横型とＰＮＰトランジスタ９２と
を形成するものである。上記相補型トランジスタ９は，
不純物濃度の低いＰ型基板９０上に高不純物濃度のＮ型
埋込層９０１を形成し，次いで低不純物濃度のＮ型エピ
タキシャル層９０２を形成する。
【０００３】そして，高不純物濃度のＰ型分離層９０３
を形成後，一方（縦型領域）に高不純物濃度のＰ型ベー
ス層９４１，他方（横型領域）に高不純物濃度のＰ型エ
ミック層９４２とコレクタ層９４３とを同時形成する。
最後に縦型領域に高不純物濃度のＮ型コレクタ層９７１
とエミック層９７２，横型領域に高不純物濃度のＮ型ベ
ース層９７３とを同時に形成して，一方に縦型のＮＰＮ
トランジスタ９１を，他方に横型のＰＮＰトランジスタ
９２を得るものである。
を形成後，一方（縦型領域）に高不純物濃度のＰ型ベー
ス層９４１，他方（横型領域）に高不純物濃度のＰ型エ
ミック層９４２とコレクタ層９４３とを同時形成する。
最後に縦型領域に高不純物濃度のＮ型コレクタ層９７１
とエミック層９７２，横型領域に高不純物濃度のＮ型ベ
ース層９７３とを同時に形成して，一方に縦型のＮＰＮ
トランジスタ９１を，他方に横型のＰＮＰトランジスタ
９２を得るものである。
【０００４】図３において，９６１〜９６３は，ＣＶＤ
法によって形成されるポリシリコン層，符号９８はＰＳ
Ｇ等からなる層間絶縁膜，符号９９は配線用メタルであ
る。なお，同様の方法により，低不純物濃度のＮ型基板
上に縦型のＰＮＰトランジスタと横型のＮＰＮトランジ
スタとを形成した相補型バイポーラトランジスタを得る
ことができる。
法によって形成されるポリシリコン層，符号９８はＰＳ
Ｇ等からなる層間絶縁膜，符号９９は配線用メタルであ
る。なお，同様の方法により，低不純物濃度のＮ型基板
上に縦型のＰＮＰトランジスタと横型のＮＰＮトランジ
スタとを形成した相補型バイポーラトランジスタを得る
ことができる。
【０００５】
【解決しようとする課題】しかしながら，上記従来のト
ランジスタ装置には，次のような問題がある。即ち，図
３に示す，トランジスタ装置において，アーリー効果に
より横型のＰＮＰトランジスタの定電流特性が余り良好
でないという問題がある。
ランジスタ装置には，次のような問題がある。即ち，図
３に示す，トランジスタ装置において，アーリー効果に
より横型のＰＮＰトランジスタの定電流特性が余り良好
でないという問題がある。
【０００６】即ち，図４に示すように，コレクターエミ
ック電圧ＶCEが変化すると飽和領域８０１におけるコレ
クタ電流が漸増する。そして，この対策として，エピタ
キシャル層９０２における不純物濃度を増加させると，
アーリー効果は減少するが縦型のＮＰＮトランジスタの
耐圧が減少するという別の問題を生ずる。本発明は，か
かる従来の問題点に鑑みて，縦型トランジスタの耐圧を
低下させることなく，横型トランジスタのアーリー効果
を低減させたトランジスタ装置を提供しようとするもの
である。
ック電圧ＶCEが変化すると飽和領域８０１におけるコレ
クタ電流が漸増する。そして，この対策として，エピタ
キシャル層９０２における不純物濃度を増加させると，
アーリー効果は減少するが縦型のＮＰＮトランジスタの
耐圧が減少するという別の問題を生ずる。本発明は，か
かる従来の問題点に鑑みて，縦型トランジスタの耐圧を
低下させることなく，横型トランジスタのアーリー効果
を低減させたトランジスタ装置を提供しようとするもの
である。
【０００７】
【課題の解決手段】本発明は，縦型トランジスタと横型
トランジスタとを同一基板に形成したトランジスタ装置
であって，基板上に第１導電型の埋込層とエピタキシャ
ル層を形成し，該エピタキシャル層の表層部に第１導電
型であって上記エピタキシャル層よりも不純物濃度が高
い薄層を形成し，次いでコレクタ，エミッタ，ベースの
各領域を形成することを特徴とするトランジスタ装置に
ある。
トランジスタとを同一基板に形成したトランジスタ装置
であって，基板上に第１導電型の埋込層とエピタキシャ
ル層を形成し，該エピタキシャル層の表層部に第１導電
型であって上記エピタキシャル層よりも不純物濃度が高
い薄層を形成し，次いでコレクタ，エミッタ，ベースの
各領域を形成することを特徴とするトランジスタ装置に
ある。
【０００８】本発明において最も注目すべきことは，エ
ピタキシャル層の表層部にエピタキシャル層よりも不純
物濃度を増加した薄層を形成し，その後にコレクタ，エ
ミック，ベースの各領域を形成するようにしたことであ
る。上記薄層は，例えばエピタキシャル層にエピタキシ
ャル成長あるいは全面イオン打込み法により形成するこ
とができる。なお，薄層の不純物濃度は，エピタキシャ
ル層の不純物濃度の略２倍以上であることが好ましい。
ピタキシャル層の表層部にエピタキシャル層よりも不純
物濃度を増加した薄層を形成し，その後にコレクタ，エ
ミック，ベースの各領域を形成するようにしたことであ
る。上記薄層は，例えばエピタキシャル層にエピタキシ
ャル成長あるいは全面イオン打込み法により形成するこ
とができる。なお，薄層の不純物濃度は，エピタキシャ
ル層の不純物濃度の略２倍以上であることが好ましい。
【０００９】また，上記薄層の深さは，縦型トランジス
タのベース層，横型トランジスタのエミック層及びコレ
クタ層の深さよりも大幅に浅いことが好ましい。横型ト
ランジスタの電流は，主としてエピタキシャル層の表面
に沿って流れるから，後述するように横型トランジスタ
のアーリー効果を低減させるためには，薄層の深さはエ
ミック層及びコレクタ層より大幅に浅くてもよい。
タのベース層，横型トランジスタのエミック層及びコレ
クタ層の深さよりも大幅に浅いことが好ましい。横型ト
ランジスタの電流は，主としてエピタキシャル層の表面
に沿って流れるから，後述するように横型トランジスタ
のアーリー効果を低減させるためには，薄層の深さはエ
ミック層及びコレクタ層より大幅に浅くてもよい。
【００１０】また，薄層の深さが深いと，エピタキシャ
ル層全体の不純物濃度を高めるのと同様に縦型トランジ
スタの耐圧を低下させるという問題がある。従って，薄
層は，縦型トランジスタのベース層，横型トランジスタ
のエミック層及びコレクタ層に対して充分浅いことが好
ましい。また，同様の理由により薄層の深さは，縦型ト
ランジスタのコレクタ及びエミック領域，横型トランジ
スタのベース領域以下に抑制することが好ましい。
ル層全体の不純物濃度を高めるのと同様に縦型トランジ
スタの耐圧を低下させるという問題がある。従って，薄
層は，縦型トランジスタのベース層，横型トランジスタ
のエミック層及びコレクタ層に対して充分浅いことが好
ましい。また，同様の理由により薄層の深さは，縦型ト
ランジスタのコレクタ及びエミック領域，横型トランジ
スタのベース領域以下に抑制することが好ましい。
【００１１】
【作用及び効果】本発明のトランジスタ装置は，そのエ
ピタキシャル層の表層部に不純物濃度の大きい薄層（図
１符号２０参照）を形成してあり，薄層の存在により次
に述べる作用効果を得ることができる。横型トランジス
タにおいては，エピタキシャル層の表層部にエミック，
コレクタ，ベースがそれぞれ横並びに形成されており，
コレクタ電流ＩC はそのほとんどがエピタキシャル層の
表層部に沿って流れる。
ピタキシャル層の表層部に不純物濃度の大きい薄層（図
１符号２０参照）を形成してあり，薄層の存在により次
に述べる作用効果を得ることができる。横型トランジス
タにおいては，エピタキシャル層の表層部にエミック，
コレクタ，ベースがそれぞれ横並びに形成されており，
コレクタ電流ＩC はそのほとんどがエピタキシャル層の
表層部に沿って流れる。
【００１２】そして，このコレクタ電流ＩC の通路に沿
って，不純物濃度の大きい薄層を形成することは，実効
的にベース・コレクタ間の空乏層を狭くし，ベース領域
を拡げる働きをする。その結果，逆方向電圧印加時のベ
ース領域の狭小化によって起こるアーリー効果が抑制さ
れる。
って，不純物濃度の大きい薄層を形成することは，実効
的にベース・コレクタ間の空乏層を狭くし，ベース領域
を拡げる働きをする。その結果，逆方向電圧印加時のベ
ース領域の狭小化によって起こるアーリー効果が抑制さ
れる。
【００１３】一方，縦型トランジスタにおいては，電流
通路はエピタキシャル層の表層部には偏在しないから，
深さの小さい薄層はキャリア増加による耐圧の低下をも
たらさない。また，各トランジスタの表面に高不純物濃
度の薄層を設けることにより，表面のリーク電流が抑制
され，トランジスタの分離層（図１，符号１９）を狭小
化することが可能となり，トランジスタ素子の小型化を
図ることもできる。上記のように，本発明によれば，縦
型トランジスタの耐圧を低下させることなく横型トラン
ジスタのアーリー効果を低減させたトランジスタ装置を
提供することができる。
通路はエピタキシャル層の表層部には偏在しないから，
深さの小さい薄層はキャリア増加による耐圧の低下をも
たらさない。また，各トランジスタの表面に高不純物濃
度の薄層を設けることにより，表面のリーク電流が抑制
され，トランジスタの分離層（図１，符号１９）を狭小
化することが可能となり，トランジスタ素子の小型化を
図ることもできる。上記のように，本発明によれば，縦
型トランジスタの耐圧を低下させることなく横型トラン
ジスタのアーリー効果を低減させたトランジスタ装置を
提供することができる。
【００１４】
【実施例】本発明の実施例にかかる相補型トランジスタ
装置につき，図１，図２を用いて説明する。本例は，車
載用半導体製品等に用いるパワートランジスタの例であ
る。本例は，図１に示すようにＮＰＮ縦型トランジスタ
１１とＰＮＰ横型トランジスタとを同一基板１３に形成
した相補型トランジスタ１０である。
装置につき，図１，図２を用いて説明する。本例は，車
載用半導体製品等に用いるパワートランジスタの例であ
る。本例は，図１に示すようにＮＰＮ縦型トランジスタ
１１とＰＮＰ横型トランジスタとを同一基板１３に形成
した相補型トランジスタ１０である。
【００１５】相補型トランジスタ１０は，低不純物濃度
ｐ- のＰ型基板１３上に高不純物濃度ｎ+ のＮ型埋込層
１４と低不純物濃度ｎ- のＮ型エピタキシャル層１５を
形成し，該エピタキシャル層１５の表層部にＮ型でエピ
タキシャル層よりも不純物濃度が大幅に大きい薄層２０
を形成し，次いでコレクタ１１１，１２１，エミック１
１２，１２２，ベース１１３，１２３の各領域を形成し
たものである。
ｐ- のＰ型基板１３上に高不純物濃度ｎ+ のＮ型埋込層
１４と低不純物濃度ｎ- のＮ型エピタキシャル層１５を
形成し，該エピタキシャル層１５の表層部にＮ型でエピ
タキシャル層よりも不純物濃度が大幅に大きい薄層２０
を形成し，次いでコレクタ１１１，１２１，エミック１
１２，１２２，ベース１１３，１２３の各領域を形成し
たものである。
【００１６】上記薄層２０は，エピタキシャル層１５に
対してエピタキシャル成長により形成されたものであ
る。また，薄層２０の深さｄは，縦型トランジスタ１１
のベース領域１１３，横型トランジスタ１２のコレクタ
領域１２１及びエミック領域１２２の深さｄ1 よりも大
幅に浅くなっている。
対してエピタキシャル成長により形成されたものであ
る。また，薄層２０の深さｄは，縦型トランジスタ１１
のベース領域１１３，横型トランジスタ１２のコレクタ
領域１２１及びエミック領域１２２の深さｄ1 よりも大
幅に浅くなっている。
【００１７】そして，薄層２０の深さｄは，縦型トラン
ジスタ１１のコレクタ領域１１１及びエミック領域１１
２並びに横型トランジスタ１２のベース領域１２３の深
さｄ2 以下である。以下それぞれについて説明する。
ジスタ１１のコレクタ領域１１１及びエミック領域１１
２並びに横型トランジスタ１２のベース領域１２３の深
さｄ2 以下である。以下それぞれについて説明する。
【００１８】本例の相補型トランジスタ１０は，Ｐ型基
板１３上に埋込層１４を形成し，次いでＮ型のエピタキ
シャル層１５を形成する。次に，エピタキシャル層１５
表面にエピタキシャル成長により，エピタキシャル層１
５の不純物濃度よりも不純物濃度が大幅に大きいＮ型の
薄層２０を形成する。薄層２０の不純物濃度は，エピタ
キシャル層１５よりも約１０倍の不純物濃度を有してい
る。
板１３上に埋込層１４を形成し，次いでＮ型のエピタキ
シャル層１５を形成する。次に，エピタキシャル層１５
表面にエピタキシャル成長により，エピタキシャル層１
５の不純物濃度よりも不純物濃度が大幅に大きいＮ型の
薄層２０を形成する。薄層２０の不純物濃度は，エピタ
キシャル層１５よりも約１０倍の不純物濃度を有してい
る。
【００１９】次いで，高不純物濃度ｐ+ のＰ型の分離層
１９を形成する。その後は，従来と同様に縦型ＮＰＮト
ランジスタ１１のベース領域１１３と横型ＰＮＰトラン
ジスタ１２のコレクタ領域１２１，エミック領域１２２
を同時に形成する。続いて，縦型ＮＰＮトランジスタ１
１のコレクタ領域１１１及びエミック領域１１２と横型
トランジスタ１２のベース領域１２３とを同時に形成す
る。
１９を形成する。その後は，従来と同様に縦型ＮＰＮト
ランジスタ１１のベース領域１１３と横型ＰＮＰトラン
ジスタ１２のコレクタ領域１２１，エミック領域１２２
を同時に形成する。続いて，縦型ＮＰＮトランジスタ１
１のコレクタ領域１１１及びエミック領域１１２と横型
トランジスタ１２のベース領域１２３とを同時に形成す
る。
【００２０】図１において，符号１３１はＳｉＯ2 被
膜，符号１１４，１１５，１２４はポリシリコン層，符
号１６は層間絶縁膜，符号１７は配線用メタルである。
なお，本例の薄層２０の深さｄは，縦型トランジスタ１
１のベース領域１１３，横型トランジスタ１２のコレク
タ領域１２１及びエミック領域１２２の深さｄ1 の約３
０分の１である。
膜，符号１１４，１１５，１２４はポリシリコン層，符
号１６は層間絶縁膜，符号１７は配線用メタルである。
なお，本例の薄層２０の深さｄは，縦型トランジスタ１
１のベース領域１１３，横型トランジスタ１２のコレク
タ領域１２１及びエミック領域１２２の深さｄ1 の約３
０分の１である。
【００２１】また，薄層２０の深さｄは，縦型トランジ
スタ１１のコレクタ領域１１及びエミック領域１１２並
びに横型トランジスタ１２のベース領域１２３の深さｄ
2 の約３０％である。
スタ１１のコレクタ領域１１及びエミック領域１１２並
びに横型トランジスタ１２のベース領域１２３の深さｄ
2 の約３０％である。
【００２２】次に，本例の相補型トランジスタ１０の作
用効果について述べる。横型トランジスタ１２の電流通
路であるエピタキシャル層１５の表層部には，不純物濃
度の高い薄層２０が形成されているから，実質上ベース
領域１２３とコレクタ領域１２１間との間の空乏層を狭
くする作用を奏する。その結果，図２に示すように，ア
ーリー効果が低減し，コレクタ電流Ｉc の飽和領域８０
２における定電流特性が向上する。
用効果について述べる。横型トランジスタ１２の電流通
路であるエピタキシャル層１５の表層部には，不純物濃
度の高い薄層２０が形成されているから，実質上ベース
領域１２３とコレクタ領域１２１間との間の空乏層を狭
くする作用を奏する。その結果，図２に示すように，ア
ーリー効果が低減し，コレクタ電流Ｉc の飽和領域８０
２における定電流特性が向上する。
【００２３】一方，薄層２０は，エピタキシャル層１５
の表層部のみに限定されているから，縦型トランジスタ
１１の特性に与える影響は軽微である。また，薄層２０
によりトランジスタ表面の不純物濃度が大きくなり，表
面のリーク電流を抑制する働きをし，分離層１９を狭く
することができるから，相補型トランジスタ全体の小形
化が可能となる。上記のように，本例によれば，縦型ト
ランジスタの耐圧を低下させることなく横型トランジス
タのアーリー効果を低減させた相補型トランジスタを提
供することができる。
の表層部のみに限定されているから，縦型トランジスタ
１１の特性に与える影響は軽微である。また，薄層２０
によりトランジスタ表面の不純物濃度が大きくなり，表
面のリーク電流を抑制する働きをし，分離層１９を狭く
することができるから，相補型トランジスタ全体の小形
化が可能となる。上記のように，本例によれば，縦型ト
ランジスタの耐圧を低下させることなく横型トランジス
タのアーリー効果を低減させた相補型トランジスタを提
供することができる。
【図１】実施例の相補型トランジスタの断面図。
【図２】実施例の横型トランジスタのコレクタ電流−電
圧特性図。
圧特性図。
【図３】従来の相補型トランジスタの断面図。
【図４】従来の相補型トランジスタにおける横型トラン
ジスタのコレクタ電流−電圧特性図。
ジスタのコレクタ電流−電圧特性図。
１０．．．相補型トランジスタ， １１．．．ＮＰＮ縦型トランジスタ， １２．．．ＰＮＰ横型トランジスタ， １１１，１２１．．．コレクタ領域， １１２，１２２．．．エミック領域， １１３，１２３．．．ベース領域， １３．．．基板， １４．．．埋込層， １５．．．エピタキシャル層， ２０．．．薄層，
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/73
Claims (4)
- 【請求項１】 縦型トランジスタと横型トランジスタと
を同一基板に形成したトランジスタ装置であって， 基板上に第１導電型の埋込層とエピタキシャル層を形成
し，該エピタキシャル層の表層部に第１導電型であって
上記エピタキシャル層よりも不純物濃度が高い薄層を形
成し，次いでコレクタ，エミッタ，ベースの各領域を形
成することを特徴とするトランジスタ装置。 - 【請求項２】 請求項１において，上記薄層は，上記エ
ピタキシャル層に対しエピタキシャル成長法又は全面イ
オン打込み法により形成されることを特徴とするトラン
ジスタ装置。 - 【請求項３】 請求項１又は請求項２において，上記薄
層の深さは，それぞれが第２導電型である縦型トランジ
スタのベース領域，横型トランジスタのエミック領域及
びコレクタ領域の深さより大幅に浅いことを特徴とする
トランジスタ装置。 - 【請求項４】 請求項３において，上記薄層の深さは，
縦型トランジスタのコレクタ領域及びエミック領域，並
びに横型トランジスタのベース領域の深さ以下であるこ
とを特徴とするトランジスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175979A JPH07130863A (ja) | 1993-06-22 | 1993-06-22 | トランジスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5175979A JPH07130863A (ja) | 1993-06-22 | 1993-06-22 | トランジスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07130863A true JPH07130863A (ja) | 1995-05-19 |
Family
ID=16005585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5175979A Pending JPH07130863A (ja) | 1993-06-22 | 1993-06-22 | トランジスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07130863A (ja) |
-
1993
- 1993-06-22 JP JP5175979A patent/JPH07130863A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3955269A (en) | Fabricating high performance integrated bipolar and complementary field effect transistors | |
| US5218228A (en) | High voltage MOS transistors with reduced parasitic current gain | |
| US5132235A (en) | Method for fabricating a high voltage MOS transistor | |
| US4016596A (en) | High performance integrated bipolar and complementary field effect transistors | |
| JPH0212926A (ja) | Ｎ形半導体材料の基板上に互に絶縁され且つ垂直方向の電流の流れを有するｐｎｐおよびｎｐｎトランジスタを有する集積回路を形成する方法 | |
| KR920001655A (ko) | 바이폴라 트랜지스터용 자기정렬된 콜렉터 구조 및 이를 주입하는 방법 | |
| US20050023642A1 (en) | Semiconductor device and method for production thereof | |
| JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
| JPH0582986B2 (ja) | ||
| JPH07130863A (ja) | トランジスタ装置 | |
| JPH0447463B2 (ja) | ||
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JP2604793B2 (ja) | 半導体装置 | |
| JPS62154779A (ja) | 半導体集積回路装置 | |
| JPH03169080A (ja) | 電界効果型トランジスタ | |
| JP2638431B2 (ja) | バイポーラトランジスタ | |
| JP2845469B2 (ja) | 半導体装置 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH0547780A (ja) | 半導体装置 | |
| KR970052994A (ko) | Npn 트랜지스터의 제조방법 | |
| JPS6276775A (ja) | 半導体装置 | |
| JPH05166820A (ja) | 半導体装置およびその製造方法 | |
| JPS6273780A (ja) | 半導体装置 | |
| JPH01149468A (ja) | プレーナ形サイリスタ | |
| JPH0574799A (ja) | 半導体装置 |