KR970052496A - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR970052496A KR970052496A KR1019950069469A KR19950069469A KR970052496A KR 970052496 A KR970052496 A KR 970052496A KR 1019950069469 A KR1019950069469 A KR 1019950069469A KR 19950069469 A KR19950069469 A KR 19950069469A KR 970052496 A KR970052496 A KR 970052496A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- interlayer insulating
- etching
- forming
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 238000005530 etching Methods 0.000 claims abstract 16
- 239000011229 interlayer Substances 0.000 claims abstract 15
- 239000010410 layer Substances 0.000 claims abstract 7
- 238000001312 dry etching Methods 0.000 claims abstract 3
- 239000012808 vapor phase Substances 0.000 claims abstract 3
- 239000011259 mixed solution Substances 0.000 claims 4
- 239000012071 phase Substances 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 콘택홀 제조 공정시, 콘택홀의 형성으로 인해 노출되는 접합 영역의 손상을 방지할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것으로, 접합 영역에 손상이 발생하지 않는 콘택홀 형성시, 층간 절연막의 일부분이 잔존하도록 건식식각하거나, 또는 건식 식각 공정없이 HF/CH3OH 또는 HF/CH3OH/N2용액에 의한 기상 식각 방식으로 층간 절연막을 식각하여 콘택홀로 노출되는 접합 영역에 데미지가 발생함을 방지하고, 습식 식각을 진행하여도 측부의 식각을 방지하여 소자의 특성을 향상시킨다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (가) 및 (나)는 본 발명의 [실시예1]에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도.
Claims (6)
- 반도체 소자를 구성하는 기본 전극이 구비된 반도체 기판상에 층간 절연막을 형성하고, 층간 절연막 상부에 콘택홀 형성용 마스크 패턴을 형성한 다음, 마스크의 형태로 층간 절연막을 식각하여 콘택홀을 형성하는 반도체 소자의 콘택홀 형성방법에 있어서, 상기 절연막의 식각 공정은, 상기 층간 절연막을 하부에 일부분이 잔존하도록 건식 식각하는 단계; 상기 잔존하는 층간 절연막을 기상 식각 방식에 의한 이방성 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 잔존하는 층간 절연막의 기상 식각 공정시, 식각 가스는 HF와 CH2OH의 혼합 용액인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제1항에 있어서, 상기 잔존하는 층간 절연막의 기상 식각 공정시, 식각 가스는 HF, CH3OH와 N2의 혼합 용액인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 반도체 소자를 구성하는 기본 전극이 구비된 반도체 기판상에 층간 절연막을 형성하고, 층간 절연막 상부에 콘택홀 형성용 마스크 패턴을 형성한 다음, 마스크의 형태로 층간 절연막을 식각하여 콘택홀을 형성하는 반도체 소자의 콘택홀 형성방법에 있어서, 상기 층간 절연막은 기상 식각 방식에 의하여 식각하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제4항에 있어서, 상기 층간 절연막의 기상 식각 공정시, 식각 가스는 HF와 CH3OH의 혼합 용액인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제4항에 있어서, 상기 층간 절연막의 기상 식각 공정시, 식각 가스는 HF, CH3OH와 N2의 혼합 용액인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069469A KR100209279B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069469A KR100209279B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 콘택홀 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970052496A true KR970052496A (ko) | 1997-07-29 |
KR100209279B1 KR100209279B1 (ko) | 1999-07-15 |
Family
ID=19448464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950069469A KR100209279B1 (ko) | 1995-12-30 | 1995-12-30 | 반도체 소자의 콘택홀 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100209279B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950069469A patent/KR100209279B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100209279B1 (ko) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970067640A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR970052496A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
KR970052439A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
KR980005592A (ko) | 자기 정렬 콘택 홀 형성 방법 | |
KR960035829A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960009105A (ko) | 반도체소자의 소자분리 방법 | |
KR960002714A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR970077457A (ko) | 반도체소자 제조방법 | |
KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR970052381A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR940012499A (ko) | 콘택홀 형성방법 | |
KR950015587A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970052343A (ko) | 반도체 소자의 층간 콘택방법 | |
KR970013035A (ko) | 반도체 소자의 접촉창 형성방법 | |
KR960002565A (ko) | 콘택홀 형성방법 | |
KR970053466A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR940010278A (ko) | 반도체장치의 금속배선 형성방법 | |
KR960026289A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR980005585A (ko) | 반도체 소자의 금속층 형성방법 | |
KR970003507A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR980005597A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR970072081A (ko) | 반도체 장치의 배선구조 및 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |