KR970051386A - 플래쉬 메모리셀의 문턱전압 조정회로 - Google Patents

플래쉬 메모리셀의 문턱전압 조정회로 Download PDF

Info

Publication number
KR970051386A
KR970051386A KR1019950052514A KR19950052514A KR970051386A KR 970051386 A KR970051386 A KR 970051386A KR 1019950052514 A KR1019950052514 A KR 1019950052514A KR 19950052514 A KR19950052514 A KR 19950052514A KR 970051386 A KR970051386 A KR 970051386A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
local
output
pump circuit
Prior art date
Application number
KR1019950052514A
Other languages
English (en)
Other versions
KR100217911B1 (ko
Inventor
김승덕
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950052514A priority Critical patent/KR100217911B1/ko
Publication of KR970051386A publication Critical patent/KR970051386A/ko
Application granted granted Critical
Publication of KR100217911B1 publication Critical patent/KR100217911B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리셀의 드레인전극에 네가티브 고전압이 공급되는 트랜지스터의 게이트전극에 일정한 전압을 인가하여 소거된 셀의 문턱전압을 일정하게 조정 하도록 한 플래쉬 메모리셀의 문턱전압 조정회로에 관한 것이다

Description

플래쉬 메모리셀의 문턱전압 조정회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 플래쉬 메모리셀의 문턱전압 조정회로도,
제6도는 본 발명에 따른 또다른 실시예.

Claims (3)

  1. 네가티브 고전압을 출력하도록 하는 네가티브 챠지펌프회로와, 일정한 전압을 출력하기 위한 전압 분배기와, 로컬 펌핑 클럭신호에 의해 출력전위를 로우상태로 하기 위한 로컬 펌핑회로와, 상기 로컬 펌프회로의 출력에 따라 Vss 접지전압 공급을 스위칭 하기 위한 PMOS트랜지스터와, 상기 전압 분배기, 로컬 펌핑회로 및 PMOS 트랜지스터의 동작에 따라 상기 네가티브 챠지펌프회로의 출력전압을 조정 하도록 하는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 문턱전압 조정회로.
  2. 제1항에 있어서, 상기 로컬 펌프회로는 캐패시터를 통해 상기 로컬 펌핑 클럭신호를 입력으로 하며 노드 K2 및 K3간에 다이오드가 접속되는 것을 특징으로 하는 플래쉬 메모리셀의 문턱전압 조정회로.
  3. 네가티브 고전압을 출력하도록 하는 네가티브 챠지펌프회로와, 로컬 펌핑 클럭신호에 의해 출력전위를 로우상태로 하기 위한 로컬 펌핑회로와, 상기 로컬 펌프회로의 출력신호를 입력으로 하며, 소오스전극은 플로팅되고, 벌크로 Vcc 전원전압이 공급되며, 드레인전극이 상기 네가티브 챠지점프회로의 출력단자에 접속되어 상기 네가티브 챠지펌프회로의 출력전압을 저정하도록 하는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리셀의 문턱전압 조정회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052514A 1995-12-20 1995-12-20 플래쉬 메모리셀의 문턱전압 조정회로 KR100217911B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052514A KR100217911B1 (ko) 1995-12-20 1995-12-20 플래쉬 메모리셀의 문턱전압 조정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052514A KR100217911B1 (ko) 1995-12-20 1995-12-20 플래쉬 메모리셀의 문턱전압 조정회로

Publications (2)

Publication Number Publication Date
KR970051386A true KR970051386A (ko) 1997-07-29
KR100217911B1 KR100217911B1 (ko) 1999-09-01

Family

ID=19441724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052514A KR100217911B1 (ko) 1995-12-20 1995-12-20 플래쉬 메모리셀의 문턱전압 조정회로

Country Status (1)

Country Link
KR (1) KR100217911B1 (ko)

Also Published As

Publication number Publication date
KR100217911B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR19980032459A (ko) Ｍｏｓ 전하 펌프 발생 및 레귤레이션 방법 및 장치
DE69232211D1 (de) Flash-Speicher mit besserer Löschbarkeit und dessen Schaltung
KR850008564A (ko) 반도체 집적회로 장치
JP2806717B2 (ja) チャージポンプ回路
KR960015568A (ko) 승압전위 발생회로
KR930003147A (ko) 반도체 메모리 장치의 센프앰프 제어회로
KR970076865A (ko) 불휘발성 반도체 메모리 장치의 차지 펌프 회로
KR970067368A (ko) 워드선 활성화전압의 안정화회로를 가지는 반도체기억장치
US5627739A (en) Regulated charge pump with low noise on the well of the substrate
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR960042726A (ko) 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치
KR960035643A (ko) 반도체 메모리 소자
KR970051386A (ko) 플래쉬 메모리셀의 문턱전압 조정회로
KR960019311A (ko) 양/음 고전압 발생 전원의 출력전위 리셋회로
US6288603B1 (en) High-voltage bidirectional switch made using high-voltage MOS transistors
KR970023446A (ko) 네가티브 전압 구동 회로
KR950021980A (ko) 부트스트랩 회로
KR960043522A (ko) 전원변동에 안정된 반도체 메모리 장치
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR960019978A (ko) 펄스 발생기
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR100344830B1 (ko) 전압 스위치
KR0142973B1 (ko) 반도체 메모리의 전압 부스팅회로
KR100192581B1 (ko) 고전압 발생회로
KR970051095A (ko) 챠지펌프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee