KR970051122A - 출력회로 - Google Patents

출력회로 Download PDF

Info

Publication number
KR970051122A
KR970051122A KR1019960068487A KR19960068487A KR970051122A KR 970051122 A KR970051122 A KR 970051122A KR 1019960068487 A KR1019960068487 A KR 1019960068487A KR 19960068487 A KR19960068487 A KR 19960068487A KR 970051122 A KR970051122 A KR 970051122A
Authority
KR
South Korea
Prior art keywords
output
circuit
current
input terminal
transistors
Prior art date
Application number
KR1019960068487A
Other languages
English (en)
Other versions
KR100231687B1 (ko
Inventor
사토시 미조구치
구미코 이와사키
Original Assignee
니시무로 타이조
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시키가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR970051122A publication Critical patent/KR970051122A/ko
Application granted granted Critical
Publication of KR100231687B1 publication Critical patent/KR100231687B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30138—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push transistor of the asymmetrically driven SEPP amplifier being a driven current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

[과제]
본 발명은, 최대출력전류를 가급적 크게 함과 더불어, 정상상태의 바이어스전류를 안정화하고, 소비전류를 저감할 수 있는 출력회로를 제공한다.
[해결수단]
게이트가 정전압원(2)에 접속되는 한 도전형의 제1트랜지스터(M1)와, 소오스가 제1트랜지스터의 소오스에 접속되고 게이트가 회로입력단(1N)에 접속되는 역도전형의 제2트랜지스터(M2), 드레인이 회로출력단(OUT)에 접속되고 게이트가 회로입력단에 접속되는 한 도전형의 제3트랜지스터(M3) 및, 제2트랜지스터의 드레인전류에 비례한 전류를 회로출력단으로 출력하는 전류-전류변환회로(1a)를 포함하고, 정전압원(2)의 출력전압에 의해 정상상태에서의 전류-전류변환회로(1a)의 출력전류와 제3트랜지스터의 드레인전류가 설정된다.

Description

출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기본구성을 설명하는 회로도.

Claims (24)

  1. 게이트가 정전압원(2)에 접속되는 한 도전형의 제1트랜지스터(M1)와, 소오스가 상기 제1트랜지스터의 소오스에 접속되고, 게이트가 회로입력단(IN)에 접속되는 역도전형의 제2트랜지스터(M2), 드레인이 회로출력단(OUT)에 접속되고, 게이트가 상기 회로입력단에 접속되는 한 도전형의 제3트랜지스터(M3), 상기 제2트랜지스터의 드레인전류에 비례한 전류를 상기 회로출력단으로 출력하는 전류-전류변환회로(1a) 및, 상기 제1 내지 제3트랜지스터, 상기 전류-전류변환회로를 동작시키는 전원전압 공급수단(VDD,VSS)을 포함하고, 상기 정전압원(2)의 출력전압에 의해, 정상상태에서의 전류-전류변환회로(1a)의 출력전류와, 상기 제3트랜지스터의 드레인전류가 설정되는 것을 특징으로 하는 출력회로.
  2. 제1항에 있어서, 상기 제2 및 제3트랜지스터중 어느 하나의 게이트와 상기 회로입력단과의 사이에, 또는 상기 제2 및 제3트랜지스터의 각 게이트와 상기 회로입력단과의 사이에 레벨시프트회로(M4, I1; M5,I2)가 삽입되어 있는 것을 특징으로 하는 출력회로.
  3. 제1항에 있어서, 상기 정전압원은, 정전류원(I0)과, 다이오드접속된 제2 내지 제6트랜지스터(M21,M22,M23)를 적어도 포함하는 직렬회로에 의해 구성되는 것을 특징으로 하는 출력회로.
  4. 제2항에 있어서, 상기 정전압원은, 정전류원과, 다이오드접속된 제4 내지 제6트랜지스터와, 레벨시프트량에 상당하는 전압강하를 짊어지는 다이오드접속된 1개 또는 복수개의 트랜지스터를 적어도 포함하는 직렬회로에 의해 구성되는 것을 특징으로 하는 출력회로.
  5. 제3항에 있어서, 상기 제1 내지 제3트랜지스터는 각각 상기 제4 내지 제6트랜지스터의 전기적 특성과 거의 같게 형성되고, 상기 정전류원에 의해 상기 제2 및 제3트랜지스터의 드레인전류가 설정되는 것을 특징으로 하는 출력회로.
  6. 제4항에 있어서, 상기 제1 내지 제3트랜지스터는 각각 상기 제4 내지 제6트랜지스터의 전기적 특성과 거의 같게 형성되고, 상기 정전류원에 의해 상기 제2 및 제3트랜지스터의 드레인전류가 설정되는 것을 특징으로 하는 출력회로.
  7. 제3항에 있어서, 상기 제1 및 제4트랜지스터, 상기 제2 및 제5트랜지스터, 상기 제3 및 제6트랜지스터의 각 조가 각각 소정의 소자면적비로 형성되고, 정상상태에서의 상기 제3트랜지스터의 드레인전류가 상기 전류-전류변환회로의 출력전류와 같으면서 상기 제2트랜지스터의 드레인전류보다 크게 되도록 설정되는 것을 특징으로 하는 출력회로.
  8. 제4항에 있어서, 상기 제1 및 제4트랜지스터, 상기 제2 및 제5트랜지스터, 상기 제3 및 제6트랜지스터의 각 조가 각각 소정의 소자면적비로 형성되고, 정상상태에서의 상기 제3트랜지스터의 드레인전류가 상기 전류-전류변환회로의 출력전류와 같으면서 상기 제2트랜지스터의 드레인전류보다 크게 되도록 설정되는 것을 특징으로 하는 출력회로.
  9. 제1항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  10. 제2항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  11. 제3항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  12. 제4항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  13. 제5항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  14. 제6항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  15. 제7항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  16. 제8항에 있어서, 상기 입력단과 상기 출력단과의 사이에 위상보상회로(C1,C2,C3)가 설치되는 것을 특징으로 하는 출력회로.
  17. 제1항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  18. 제2항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  19. 제3항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  20. 제4항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  21. 제5항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  22. 제6항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  23. 제7항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
  24. 제16항에 있어서, 상기 회로입력단에 차동증폭기의 출력전압이 인가되는 것을 특징으로 하는 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960068487A 1995-12-21 1996-12-20 출력회로 KR100231687B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-333794 1995-12-21
JP33379495 1995-12-21

Publications (2)

Publication Number Publication Date
KR970051122A true KR970051122A (ko) 1997-07-29
KR100231687B1 KR100231687B1 (ko) 1999-11-15

Family

ID=18270037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960068487A KR100231687B1 (ko) 1995-12-21 1996-12-20 출력회로

Country Status (1)

Country Link
KR (1) KR100231687B1 (ko)

Also Published As

Publication number Publication date
KR100231687B1 (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
KR890702335A (ko) Cmos 버퍼 수신기
KR920020847A (ko) 샘플밴드-갭 전압 기준 회로
JP3476363B2 (ja) バンドギャップ型基準電圧発生回路
KR950004709A (ko) 모스(mos) 차동 전압-전류 변환 회로
KR950022053A (ko) 차동 입력 회로(differential input circuit)
JPH08335122A (ja) 基準電圧用半導体装置
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR910010872A (ko) 전자비교기회로
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR940012849A (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드 회로
US5635869A (en) Current reference circuit
KR920000177A (ko) 반도체 집적회로장치
KR930015369A (ko) 디지탈/아나로그 변환기용 전류 소자
KR970008836A (ko) 고속에서 저전류 소모로 저진폭 입력 신호의 증폭이 가능한 입력 버퍼 회로를 포함하는 반도체 소자
KR940024629A (ko) 통신회로시스템
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
GB2140639A (en) An integrated circuit
KR940020669A (ko) 바이어스 회로(bias circuit)
KR970051122A (ko) 출력회로
KR940020151A (ko) 아날로그 컬러신호를 수신하는 액정 디스플레이장치용 신호레벨 변환회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
US4769559A (en) Switchable current source
KR910021022A (ko) 히스테리시스회로
KR960026787A (ko) 전류 모드 감지 증폭기를 구비하는 집적 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee