KR970030856A - 플래쉬 메모리 소자 제조 방법 - Google Patents

플래쉬 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR970030856A
KR970030856A KR1019950043626A KR19950043626A KR970030856A KR 970030856 A KR970030856 A KR 970030856A KR 1019950043626 A KR1019950043626 A KR 1019950043626A KR 19950043626 A KR19950043626 A KR 19950043626A KR 970030856 A KR970030856 A KR 970030856A
Authority
KR
South Korea
Prior art keywords
layer
doped region
forming
pattern
ion implantation
Prior art date
Application number
KR1019950043626A
Other languages
English (en)
Other versions
KR0172512B1 (ko
Inventor
황준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950043626A priority Critical patent/KR0172512B1/ko
Publication of KR970030856A publication Critical patent/KR970030856A/ko
Application granted granted Critical
Publication of KR0172512B1 publication Critical patent/KR0172512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기판(11)상에 스택형 게이트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자 제조 방법에 있어서, 전체구조 표면을 따라 질화층(16)을 형성한 후, n+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제1단계; 소정의 감광층(17) 패턴을 형성한 후, 상기 소스 쪽 n+도핑 영역 하부에 n-도핑 영역을 형성하기 위한 이온 주입을 수행하는 제2단계; 액상 유전(LPD)층(18)을 상기 감광층 패턴이 없는 부위에 선택적으로 형성한 후, 상기 감광층 패턴을 제거하고, 상기 드레인 쪽 n+도핑 영역 하부에 p+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제3단계; 및 상기 액상 유전층을 제거한 후, 어닐 공정을 수행하는 제4단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법에 관한 것으로, 전체 포토리소그래피 공정 수를 감소시킬 수 있으며, 포토리소그래피 공정에 의한 식각 대미지를 최소화할 수 있도록 한 것이다.

Description

플래쉬 메모리 소자 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 플래쉬 메모리 소자의 제조 과정도.

Claims (4)

  1. 반도체 기판 상에 게이트 산화층, 플로팅 게이트, 절연층, 제어 게이트가 차례로 적층된 스택형 게이트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자 제조 방법에 있어서, 전체구조 표면을 따라 질화층을 형성한 후, 소스／드레인이 형성될 부위에 n+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제1단계; 상기 소스 쪽의 질화층이 노출되도록 소정의 감광층 패턴을 형성한 후, 상기 소스 쪽 n+도핑 영역 하부에 n-도핑 영역을 형성하기 위한 이온 주입을 수행하는 제2단계; 액상 유전(LPD)층 자체의 선택 증착성을 이용하여 상기 감광층 패턴이 없는 부위에 선택적으로 형성한 후, 상기 감광층 패턴을 제거하고, 상기 드레인 쪽 n+도핑 영역 하부에 p+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제3단계; 및 상기 질화층과의 식각 선택비 차이를 이용하여 상기 액상 유전층을 제거한 후, 어닐 공정을 수행하여, 상기한 이온 주입으로 손상된 격자를 보완하는 제4단계를 포함하는 것을 특징으로 하는플래쉬 메모리 소자 제조 방법.
  2. 제1항에 있어서, 상기 질화층은 200 내지 500Å의 두께로 형성되는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
  3. 제2항에 있어서, 상기 액상 유전층은 500 내지 1500Å의 두께로 형성되는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
  4. 제3항에 있어서, 상기 절연층은 ONO층인 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043626A 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법 KR0172512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043626A KR0172512B1 (ko) 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043626A KR0172512B1 (ko) 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR970030856A true KR970030856A (ko) 1997-06-26
KR0172512B1 KR0172512B1 (ko) 1999-02-01

Family

ID=19435654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043626A KR0172512B1 (ko) 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR0172512B1 (ko)

Also Published As

Publication number Publication date
KR0172512B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR960026896A (ko) 플래쉬 이이피롬(flash eeprom) 셀 및 그 제조방법
JPH06224440A (ja) Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置
KR940007654B1 (ko) 불휘발성 반도체 메모리장치의 제조방법
KR970072450A (ko) 플래쉬 메모리 및 이의 제조방법
KR960015739A (ko) 반도체소자의 미세콘택 형성방법
KR960036089A (ko) 플래쉬 이이피롬 셀 및 그 제조방법
KR910015065A (ko) 플로팅 게이트 기억셀의 전기적 소거 특성을 개선하는 방법
KR960036086A (ko) 플래쉬 이이피롬 셀의 제조방법
KR970030856A (ko) 플래쉬 메모리 소자 제조 방법
KR0136927B1 (ko) 트랜지스터 제조방법
KR100579850B1 (ko) 모스 전계효과 트랜지스터의 제조 방법
US6365449B1 (en) Process for making a non-volatile memory cell with a polysilicon spacer defined select gate
KR100237014B1 (ko) 플래쉬 이이피롬 셀 제조 방법
KR100414231B1 (ko) 반도체소자의 제조방법
KR100335777B1 (ko) 플래쉬이이피롬셀제조방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법
KR0146633B1 (ko) 플래쉬 이이피롬 셀 제조방법
KR960012524A (ko) 비휘발성 메모리 셀 제조방법
KR970054219A (ko) 이이피롬 제조 방법
KR960039406A (ko) 플래쉬 이이피롬 셀의 제조방법
KR960043241A (ko) 마스크롬의 워드라인 형성 방법
KR970030826A (ko) 플래쉬 메모리 소자 제조방법
KR950004529A (ko) 불휘발성 반도체 메모리 소자 및 그 제조방법
KR950021795A (ko) 폴리실리콘 박막 트랜지스터를 사용한 플래쉬 이이피롬 셀 제조방법
KR970003868A (ko) 플래쉬 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee