KR0172512B1 - 플래쉬 메모리 소자 제조 방법 - Google Patents

플래쉬 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR0172512B1
KR0172512B1 KR1019950043626A KR19950043626A KR0172512B1 KR 0172512 B1 KR0172512 B1 KR 0172512B1 KR 1019950043626 A KR1019950043626 A KR 1019950043626A KR 19950043626 A KR19950043626 A KR 19950043626A KR 0172512 B1 KR0172512 B1 KR 0172512B1
Authority
KR
South Korea
Prior art keywords
layer
doped region
ion implantation
pattern
forming
Prior art date
Application number
KR1019950043626A
Other languages
English (en)
Other versions
KR970030856A (ko
Inventor
황준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950043626A priority Critical patent/KR0172512B1/ko
Publication of KR970030856A publication Critical patent/KR970030856A/ko
Application granted granted Critical
Publication of KR0172512B1 publication Critical patent/KR0172512B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기판(11)상에 스택형 게이트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자 제조 방법에 있어서, 전체구조 표면을 따라 질화층(16)을 형성한 후, n+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제1단계; 소정의 감광층(17) 패턴을 형성한 후, 상기 소스쪽 n+도핑 영역 하부에 n-도핑 영역을 형성하기 위한 이온 주입을 수행하는 제2단계; 액상 유전(LPD)층(18)을 상기 감광층 패턴이 없는 부위에 선택적으로 형성한 후, 상기 감광층 패턴을 제거하고, 상기 드레인쪽 n+도핑 영역 하부에 p+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제3단계; 및 상기 액상 유전층을 제거한 후, 어닐 공정을 수행하는 제4단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법에 관한 것으로, 전체 포토리소그래피 공정 수를 감소시킬 수 있으며, 포토리소그래피 공정에 의한 식각 대미지를 최소화할 수 있도록 한 것이다.

Description

플래쉬 메모리 소자 제조 방법
제1a도 내지 제1d도는 종래 기술에 따른 플래쉬 메모리 소자의 제조 과정도.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 플래쉬 메모리 소자의 제조 과정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 게이트 산화층
13 : 플로팅 게이트 14 : ONO층
15 : 제어 게이트 16 : 질화층
17 : 감광층 18 : 액상 유전(LPD)층
본 발명은 플래쉬 메모리 소자 제조 방법에 관한 것이다.
제1a도 내지 제1d도는 종래 기술에 따른 플래쉬 메모리 소자의 제조 과정도로서, 도면에서 1은 기파, 2는 게이트 산화층, 3은 플로팅(floating) 게이트, 4는 ONO층, 5는 제어 게이트, 6, 7은 감광층을 각각 나타낸다.
종래에 먼저, 제1a도에 도시된 바와 같이 기판(1) 상에 게이트 산화층(2), 플로팅 게이트(3), ONO층(4), 제어 게이트(5)가 차례로 적층된 구조의 게이트 패턴을 형성하다. 이어, 소스/드레인 형성을 위한 이온 주입을 수행한다. 이에 따라 n+소스/드레인 영역이 결정된다.
이어서, 제1b도에 도시된 바와 같이 상기 게이트 패턴을 형성하기 위한 감광층 패턴(도시하지 않음)을 제거한 후, 소스 영역에 N형 저농도(n-) 도핑 영역을 형성하기 위한 이온 주입 마스크인 감광층(6) 패턴을 형성한다. 이어, N형 불순물을 이온 주입하여 N형 저농도 도핑 영역을 소스 쪽에 형성한다.
계속해서, 제1c도에 도시된 바와 같이 상기 감광층(6) 패턴을 제거한 후, 드레인 영역에 P형 고농도(p+) 도핑 영역을 형성하기 위한 이온 주입 마스크인 감광층(7) 패턴을 형성한다. 이어, P형 불순물을 이온 주입하여 P형 고농도 도핑 영역을 드레인 쪽에 형성한다.
다음으로, 제1d도에 도시된 바와 같이 상기 감광층(7) 패턴을 제거한 후, 어닐(anneal) 공정을 수행하여 상기 이온 주입으로 손상된 격자를 보상한다.
이 구조는 드레인 쪽에서 열 전자 주입(hot electron injection) 방식으로 쓰기(write)가 되면서, 소스 쪽의 터널 산화층을 통하여 지우기(erase)가 된다. 그러나, 이러한 종래 기술은 불필요하게 많은 포토리소그래피(photolithography) 공정이 필요하게 되며, 이로 인한 감광층 스트립(strip), 화학 클리닝 공정에 의하여 스택형 게이트 및 웨이퍼 기판에 많은 식각 대미지(damage)를 주는 문제점을 내포하고 있다. 이러한 대미지는 전체 소자의 제조 수율을 감소시키게 된다.
따라서, 본 발명은 상기 제반 문제점을 해결하기 위하여 안출된 것으로, 액상 유전(LPD ; LIquid Phase Dielectric)층의 선택 중착성을 이용하여 전체 포토리소그래피 공정 수를 감소시킴으로써, 제조 원가를 감소시킬 수 있으며, 포토리소그래피 공정에 의한 식각 대미지를 최소화하여 제조 수율을 향상시킬 수 있는 플래쉬 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판 상에 게이트 산화층, 플로팅 게이트, 절연층, 제어 게이트가 차례로 적층된 스택형 게이트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자 제조 방법에 있어서, 전체구조 표면을 따라 질화층을 형성한 후, 소스/드레인이 형성될 부위에 n+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제1단계; 상기 소스 쪽의 질화층이 노출되도록 소정의 감광층 패턴을 행성한후, 상기 소스 쪽 n+도핑 영역 하부에 n-도핑 영역을 형성하기 위한 이온 주입을 수행하는 제2단계; 액상 유전(LPD)층을 자체의 선택 증착성을 이용하여 상기 감광층 패턴이 없는 부위에 선택적으로 형성한 후, 상기 감광층 패턴을 제거하고, 상기 드레인 쪽 n+도핑 영역 하부에 p+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제3단계; 및 상기 질화층과의 식각 선택비 차이를 이용하여 상기 액상 유전층을 제거한후, 어닐 공정을 수행하여, 상기한 이온 주입으로 손상된 격자를 보완하는 제4단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제2a도 내지 제2f도는 본 발명의 일실시예에 따른 플래쉬 메모리 소자의 제조 과정도이다.
본 실시예는 먼저, 제2a도에 도시된 바와 같이 실리콘 기판(웨이퍼)(11)상에 게이트 산화층(12), 플로팅 게이트(13), 절연층인 ONO층(14), 제어 게이트(15)가 차례로 적층된 스택형 게이트 패턴을 형성한다.
이어서, 제2b도에 도시되 바와 같이 전체구조 표면을 따라 질화층(16)을 200 내지 500Å의 두께로 형성한 후, 소스/드레인이 형성될 부위에 N형 고농도(n+)도핑 영역을 형성하기 위한 이온 주입을 수행한다. 여기서, 질화층(16)은 이후에 형성될 LPD층(18)의 스트립(strip)이 용이하도록 하는 식각 방지층으로 사용된다. 즉, 질화층(16)은 LPD층(18)과 식각 선택비가 크므로, 이후의 LPD층(18) 제거시 기판(11)에 손상을 주지 않도록 하는 역할을 하게 된다.
계속해서, 제2c도에 도시된 바와 같이 소스 쪽의 질화층(16)이 노출되도록 감광층감광층(17) 패턴을 형성한 후, 소스 쪽에 N형 저농도(n-) 도핑 영역을 형성하기 위한 이온 주입을 수행한다. 여기서 이온 주입 공정은 상기 제2b도에서의 소스 쪽 n+도핑 영역 하부에 n-도핑 영역이 형성되도록 수행되며, 이에 따라 형성되는 n-도핑 영역이 도면에 도시되어 있다.
다음으로, 제2d도에 도시된 바와 같이 LPD층(18)을 선택적으로 노출된 질화층(16)의 표며에 500 내지 1,500Å의 두께로 증착한다. 이는 LPD층(18) 자체의 선택 증착성을 이용하게 되면 감광층 패턴의 형성 없이도 그 형성이 용이하다. 즉, LPD층(18)은 그 특성상 감광층(17)이 없는 지역에만 선택적으로 증착된다.
이어서, 제2e도에 도시된 바와 같이 상기 감광층(17) 패턴을 제거한 후, 드레인 쪽에 P형 고농도(p+) 도핑 영역을 형성하기 위한 이온 주입을 수행하다. 여기서, 이온 주입 공정은 상기 제2b도에서의 드레인 쪽 n+도핑 영역 하부에 n-도핑 영역이 형성되도록 수행되며, 이에 따라 형성되는 p+도핑 영역이 도면에 도시되어 있다.
끝으로, 제2f도에 도시된 바와 같이 질화층(16)과의 식각 선택비 차이를 이용하여 상기 LPD층(18)을 제거한 후, 어닐(anneal) 공정을 수행하여, 상기 이온 주입으로 손상된 격자를 보완한다.
상기와 같이 이루어지는 본 발명은, LPD층이 감광층이 없는 지역에만 선택적으로 증착되는 성질을 이용하여 LPD층을 이온 주입 방지층으로 형성함으로써, 전체 포토리소그래피 공정 수를 감소시킬 수 있으며, 이에 따라 포토리소그래피 공정에 의한 식각 대미지를 최소화할 수 있다.
따라서, 본 발명은 제조 원가를 감소시킬 수 있으며, 제조 수율을 향상시킬 수 있는 특유의 효과가 있다.

Claims (4)

  1. 반도체 기판 상에 게이트 산화층, 플로팅 게이트, 절연층, 제어 게이트가 차례로 적층된 스택형 게이트 패턴을 형성하는 단계를 포함하는 플래쉬 메모리 소자 제조 방법에 있어서, 전체구조 표며을 따라 질화층을 형성한 후, 소스/드레인이 형성될 부위에 n+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제1단계; 상기 소스 쪽의 질화층이 노출되도록 소정의 감광층 패턴을 형성한 후, 상기 소스 쪽 n+도핑 영역 하부에 n-도핑 영역을 형성하기 위한 이온 주입을 수행하는 제2단계; 액상 유전(LPD)층을 자체의 선택 증착성을 이용하여 상기 감광층 패턴이 없는 부위에 선택적으로 형성한 후, 상기 감광층 패턴을 제거하고, 상기 드레인 쪽 n+도핑 영역 하부에 p+도핑 영역을 형성하기 위한 이온 주입을 수행하는 제3단계; 및 상기 질화층과의 식각 선택비 차이를 이용하여 상기 액상 유전층을 제거한 후, 어닐 공정을 수행하여, 상기한 이온 주입으로 손상된 격자를 보완하는 제4단계를 포함하는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
  2. 제1항에 있어서, 상기 질화층은 200 내지 500Å의 두께로 형성되는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
  3. 제2항에 있어서, 상기 액상 유전층은 500 내지 1,500Å의 두께로 형성되는 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
  4. 제3항에 있어서, 상기 절연층은 ONO층인 것을 특징으로 하는 플래쉬 메모리 소자 제조 방법.
KR1019950043626A 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법 KR0172512B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043626A KR0172512B1 (ko) 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043626A KR0172512B1 (ko) 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR970030856A KR970030856A (ko) 1997-06-26
KR0172512B1 true KR0172512B1 (ko) 1999-02-01

Family

ID=19435654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043626A KR0172512B1 (ko) 1995-11-24 1995-11-24 플래쉬 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR0172512B1 (ko)

Also Published As

Publication number Publication date
KR970030856A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
JP3260194B2 (ja) Ｍｏｓ電界効果型トランジスタ及び不揮発性半導体記憶装置
JPH02292870A (ja) フラッシュ形高密度ｅｅｐｒｏｍ半導体メモリの製造方法
US6468864B1 (en) Method of fabricating silicon nitride read only memory
KR100199381B1 (ko) 플래쉬 이이피롬 셀 제조 방법
KR0172512B1 (ko) 플래쉬 메모리 소자 제조 방법
KR100452313B1 (ko) 비휘발성메모리소자및그제조방법
KR0136927B1 (ko) 트랜지스터 제조방법
US6277692B1 (en) Process for fabricating an EEPROM
KR101102966B1 (ko) 고전압 반도체 소자 및 그 제조 방법
US6365449B1 (en) Process for making a non-volatile memory cell with a polysilicon spacer defined select gate
KR100244413B1 (ko) 반도체소자의소오스/드레인형성방법
KR100237007B1 (ko) 플래쉬 메모리 셀의 제조방법
KR0150687B1 (ko) 플래쉬 이이피롬 제조방법
KR100237014B1 (ko) 플래쉬 이이피롬 셀 제조 방법
KR100219065B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
KR0155827B1 (ko) 불휘발성 반도체 장치의 소자분리방법
KR100241519B1 (ko) 반도체 소자의 제조방법
KR100358141B1 (ko) 이이피롬제조방법
KR100262002B1 (ko) 플래쉬 메모리 제조방법
KR19990018041A (ko) 반도체 메모리 소자 및 그의 제조방법
KR100335777B1 (ko) 플래쉬이이피롬셀제조방법
KR100358140B1 (ko) 플래쉬메모리제조방법
KR100303916B1 (ko) 플레쉬 메모리 셀의 제조방법
KR0136997B1 (ko) 비휘발성 메모리 셀 제조방법
KR100246784B1 (ko) 플래쉬 메모리 셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee