KR970023828A - 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법 - Google Patents

감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법 Download PDF

Info

Publication number
KR970023828A
KR970023828A KR1019950035469A KR19950035469A KR970023828A KR 970023828 A KR970023828 A KR 970023828A KR 1019950035469 A KR1019950035469 A KR 1019950035469A KR 19950035469 A KR19950035469 A KR 19950035469A KR 970023828 A KR970023828 A KR 970023828A
Authority
KR
South Korea
Prior art keywords
insulating film
etching
semiconductor device
photoresist
metal
Prior art date
Application number
KR1019950035469A
Other languages
English (en)
Inventor
이종헌
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035469A priority Critical patent/KR970023828A/ko
Publication of KR970023828A publication Critical patent/KR970023828A/ko

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 더블-메탈(Double-Metal) 구조의 반도체 장치를 제조함에 있어서 메탈 상부의 절연층을 2단계의 에칭으로 평탄화시키는 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법에 관한 것으로서, 반도체 장치의 하부 메탈에 상부 메탈을 적층하기 위한 중간층인 절연막을 에칭함에 있어 하부 메탈 상부에 증착된 절연막 위에 감광막을 도포한 후 절연막의 단차가 높은 부분이 노출될 때까지 감광막을 1차 전면 제거하고, 2차적으로 절연막과 감광막을 에칭함으로써, 2단계 에칭에 의해 1회 에칭량을 줄임과 동시에 절연막의 오픈 비율을 일정하게 유지할 수 있게 함으로써 공정의 안정화 및 절연층의 평활성을 향상시킬 수 있는 것이다.

Description

감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 감광막 에치백을 이용한 반도체 장치의 단계별 평탄화 공정도.

Claims (1)

  1. 반도체 장치의 하부 메탈에 상부 메탈을 적층하기 위한 중간층인 절연막을 에칭함에 있어서, 하부 메탈 상부에 증착된 절연막 위에 감광막을 도포한 후 절연막의 단차가 높은 부분이 노출될 때까지 감광막을 1차 전면 제거하는 단계와, 2차적으로 절연막과 감광막을 에칭하는 단계로 구성되는 것을 특징으로 하는 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035469A 1995-10-14 1995-10-14 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법 KR970023828A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035469A KR970023828A (ko) 1995-10-14 1995-10-14 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035469A KR970023828A (ko) 1995-10-14 1995-10-14 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법

Publications (1)

Publication Number Publication Date
KR970023828A true KR970023828A (ko) 1997-05-30

Family

ID=66582603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035469A KR970023828A (ko) 1995-10-14 1995-10-14 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR970023828A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002648A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 재배선 회로 구조물을 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200002648A (ko) * 2018-06-29 2020-01-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 재배선 회로 구조물을 제조하는 방법
US11101176B2 (en) 2018-06-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure
US11817352B2 (en) 2018-06-29 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure

Similar Documents

Publication Publication Date Title
KR960005864A (ko) 미세패턴 형성방법
KR970023828A (ko) 감광막 에치백(Etch Back)을 이용한 반도체 장치의 평탄화 방법
KR960035802A (ko) 미세 패턴 형성방법 및 이를 이용한 금속 배선 형성방법
KR970003620A (ko) 반도체 소자의 절연막 평탄화방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR960005813A (ko) 반도체소자의 제조방법
KR970052570A (ko) 반도체 장치의 평탄화방법
KR970053465A (ko) 반도체 소자의 소자분리 방법
KR920005348A (ko) 반도체 소자의 금속층간 평탄화 방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960005791A (ko) 반도체소자의 콘택홀 형성방법
KR940022792A (ko) 반도체 장치의 소자 분리 방법
KR950001925A (ko) 반도체소자 제조방법
KR980005672A (ko) 반도체 소자의 콘택홀 형성방법
KR950019930A (ko) 반도체소자의 제조방법
KR950021097A (ko) 고집적 반도체 소자의 미세 콘택 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR970052421A (ko) 금속층 패턴 형성방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR970052834A (ko) 반도체 소자의 글로벌 단차 완화 방법
KR970053558A (ko) 반도체 소자의 금속층간 절연막 형성 방법
KR970030629A (ko) 소자격리영역의 형성방법
KR940015709A (ko) 반도체 소자의 알루미늄 배선 식각 방법
KR940016508A (ko) 경사면을 갖는 반도체 소자의 콘택 제조 방법
KR950019955A (ko) 반도체소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination