KR970017841A - Mosfet를 일체화한 전계방출 어레이(fea)의 구조 및 그 제조방법 - Google Patents

Mosfet를 일체화한 전계방출 어레이(fea)의 구조 및 그 제조방법 Download PDF

Info

Publication number
KR970017841A
KR970017841A KR1019950031636A KR19950031636A KR970017841A KR 970017841 A KR970017841 A KR 970017841A KR 1019950031636 A KR1019950031636 A KR 1019950031636A KR 19950031636 A KR19950031636 A KR 19950031636A KR 970017841 A KR970017841 A KR 970017841A
Authority
KR
South Korea
Prior art keywords
field emission
mosfet
fea
emission array
depositing
Prior art date
Application number
KR1019950031636A
Other languages
English (en)
Other versions
KR100201553B1 (ko
Inventor
이종덕
이천규
김동환
Original Assignee
이종덕
정지택
한국정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종덕, 정지택, 한국정보통신 주식회사 filed Critical 이종덕
Priority to KR1019950031636A priority Critical patent/KR100201553B1/ko
Priority to US08/718,876 priority patent/US5731597A/en
Publication of KR970017841A publication Critical patent/KR970017841A/ko
Application granted granted Critical
Publication of KR100201553B1 publication Critical patent/KR100201553B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

종래의 FEA와 이를 구동시키기 위한 구동소자인 MOSFET를 전기적으로 결합함에 따라 필요한 부가공정에 의해서 FED의 제조원가가 높아지는 문제점을 개선하기 위한 바, 본 발명은 FEA와 MOSFET를 동일기판 위에 병립적으로 구현함으로써, 즉 금속-FEA와 MOSFET의 제조공정중 공통되는 공정을 이용하여 동시에 두 개의 소자를 구현하는 것으로, 실리콘 질화막을 선택적으로 식각하여 전계방출 팁과 MOSFET의 액티브 영역을 형성하고 열산화에 의한 산화막의 형성으로 FEA의 게이트 절연막 및 필드 산화막을 동시에 형성하여, FEA의 게이트 전극(row line)과 캐소드 전극(column line)이 MOSFET와 각각 전기적으로 일체결합하여, 상기 FEA와 MOSFET를 동시에 구현할 수 있는 구조와 제조방법을 제공하여 차후, FEA와 구동회로가 일체화된 디스플레이 모듈을 제작하는데 직접적으로 응용될 수 있는 장점을 갖는다.

Description

MOSFET를 일체화한 전계방출 어레이(FEA)의 구조 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 의한 MOSFET를 일체화한 전계방출 어레이의 구조단면도,
제3도(가)~(차)는 본 발명의 MOSFET를 일체화한 전계방출 어레이의 제조공정을 보여주는 단면도,
제4도는 본 발명에 의한 전계방출 디스플레이의 구동을 개략적으로 보여주는 블럭도.

Claims (2)

  1. p형 실리콘 기판(20)의 캐소드 전극으로 기능하는 n＋도핑된 실리콘 층(20')위에 전자를 방출하는 다수의 원추형태의 금속 전계방출 팁(31)이 형성된 전계방출 어레이가 형성되고, 상기 전계방출 어레이를 구동시키기 위하여 전계방출 어레이가 위치한 나머지 부분의 실리콘 기판(20)에 MOSFET로 구성된 회로를 형성시켜 전계방출 어레이의 게이트 전극(row line)(33')과 전계방출 어레이의 캐소드 전극(column line) (20')이 MOSFET와 각각 전기적으로 결합된 것을 특징으로 하는 MOSFET를 일체화한 전계방출 어레이.
  2. p형 실리콘 기판(20)위의 n＋도핑된 실리콘 층(20')을 열산화하여 형성된 산화막(21)위에 실리콘 질화막을 증착한 다음, 사진식각(photolithography) 기술을 이용하여 미세한 실리콘 질화막 패턴(22)을 만들어 습식 또는 건식산화하고 습식 또는 건식식각을 하여 게이트를 형성한 후, 금속을 증착하여 원추형태의 금속 전계방출 팁 (31)을 형성하는 금속 전계방출 어레이를 제조함에 있어서, 상기 실리콘 기판(20)과 n＋도핑된 실리콘 층(20')위에 얇은 산화막(21)을 형성하고, 상기 산화막(21)위에 실리콘 질화막(22)을 증착하는 단계와, 사진 식각 기술을 이용하여 동시에 전계방출 어레이가 형성될 영역과 MOSFET의 액티브(active)영역에 미세한 실리콘 질화막 디스크 패턴(22)을 만드는 단계와, 화소사이의 절연을 위해 상기 실리콘 질화막이 제거된 부분에 p＋도핑하여 절연부(23)를 형성하는 단계와, 상기 실리콘 기판(20) 및 실리콘 층(20')을 산화하여, 즉 LOCOS공정에 의해 전계 방출 어레이의 절연층(24)과 MOSFET의 필드(filed) 산화막(24)을 형성하는 단계와, 다결정 실리콘을 증착하고 MOSFET의 게이트(26,26')를 형성하고 MOSFET의 소오스 및 드레인(27,27')을 형성하는 단계와, 상기 기판(20)상부 전체에 저온 산화막(low temperature oxide;LTO) (29)을 증착하는 단계와, 사진식각 공정을 이용하여 전계방출 어레이가 형성될 위치의 LTO(29)를 제거하고 상기 실리콘 층(20')을 식각하는 단계와, 전자층 증착기를 사용하여 증착 물질이 기판 면에 대해 수직방향으로 입사하도록 금속(30)을 증착하는 단계와, 불필요한 전계방출 팁 물질을 분리층과 함께 리프트오프(lift-off)공정에 의해 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 MOSFET를 일체화한 전계방출 어레이의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031636A 1995-09-25 1995-09-25 Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법 KR100201553B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950031636A KR100201553B1 (ko) 1995-09-25 1995-09-25 Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법
US08/718,876 US5731597A (en) 1995-09-25 1996-09-24 Field emitter array incorporated with metal oxide semiconductor field effect transistors and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031636A KR100201553B1 (ko) 1995-09-25 1995-09-25 Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR970017841A true KR970017841A (ko) 1997-04-30
KR100201553B1 KR100201553B1 (ko) 1999-06-15

Family

ID=19427728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031636A KR100201553B1 (ko) 1995-09-25 1995-09-25 Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법

Country Status (2)

Country Link
US (1) US5731597A (ko)
KR (1) KR100201553B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015323A (en) * 1997-01-03 2000-01-18 Micron Technology, Inc. Field emission display cathode assembly government rights
KR100262144B1 (ko) * 1997-07-02 2000-07-15 하제준 일체화된 mosfet로 조절되는 fea 및 그 제조방법
US6083069A (en) 1998-07-01 2000-07-04 Taiwan Semiconductor Manufacturing Company Method of making a micro vacuum tube with a molded emitter tip
US6028322A (en) * 1998-07-22 2000-02-22 Micron Technology, Inc. Double field oxide in field emission display and method
FR2789801B1 (fr) * 1999-02-12 2001-04-27 Thomson Tubes Electroniques Cathode a effet de champ a performances accrues
JP2000260299A (ja) * 1999-03-09 2000-09-22 Matsushita Electric Ind Co Ltd 冷電子放出素子及びその製造方法
US6344674B2 (en) 2000-02-01 2002-02-05 Taiwan Semiconductor Manufacturing Company Flash memory using micro vacuum tube technology
JP2002083555A (ja) * 2000-07-17 2002-03-22 Hewlett Packard Co <Hp> セルフアライメント型電子源デバイス
KR100438835B1 (ko) * 2001-12-18 2004-07-05 삼성에스디아이 주식회사 기판에서 들뜬 구조물의 형성 방법 및 이를 적용한 들뜬구조의 게이트 전극 및 ｆｅｄ 제조방법
US6670629B1 (en) 2002-09-06 2003-12-30 Ge Medical Systems Global Technology Company, Llc Insulated gate field emitter array
US6750470B1 (en) 2002-12-12 2004-06-15 General Electric Company Robust field emitter array design
US20040113178A1 (en) * 2002-12-12 2004-06-17 Colin Wilson Fused gate field emitter

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212426A (en) * 1991-01-24 1993-05-18 Motorola, Inc. Integrally controlled field emission flat display device
US5319233A (en) * 1992-05-13 1994-06-07 Motorola, Inc. Field emission device employing a layer of single-crystal silicon
US5268648A (en) * 1992-07-13 1993-12-07 The United States Of America As Represented By The Secretary Of The Air Force Field emitting drain field effect transistor
US5359256A (en) * 1992-07-30 1994-10-25 The United States Of America As Represented By The Secretary Of The Navy Regulatable field emitter device and method of production thereof
JP2766174B2 (ja) * 1993-12-28 1998-06-18 日本電気株式会社 電界放出冷陰極とこれを用いた電子管
US5585301A (en) * 1995-07-14 1996-12-17 Micron Display Technology, Inc. Method for forming high resistance resistors for limiting cathode current in field emission displays

Also Published As

Publication number Publication date
US5731597A (en) 1998-03-24
KR100201553B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100349562B1 (ko) 식각 방법, 박막 트랜지스터 매트릭스 기판 및 그 제조 방법
KR960036040A (ko) 강유전체 메모리 장치 및 그 제조방법
KR970017841A (ko) Mosfet를 일체화한 전계방출 어레이(fea)의 구조 및 그 제조방법
KR100686337B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치
EP0114491B1 (en) Semiconductor integrated circuit device with output stage
KR970017840A (ko) Mosfet를 일체화한 전계방출 어레이(fea) 및 그 제조방법
KR970003688A (ko) 반도체 소자의 트랜지스터 제조방법
KR19990024672A (ko) 절연층상에 형성된 실리콘(ｓｏｉ)기판상의 전계방출어레이(ｆｅａ)제조방법
KR19990006206A (ko) 박막 트랜지스터 및 그의 제조방법
CN100416779C (zh) 薄膜晶体管及其制造方法
JPH0595117A (ja) 薄膜トランジスタおよびその製造方法
JP3420301B2 (ja) 薄膜トランジスタの製造方法
KR970004079A (ko) 반도체소자 및 그 제조방법
JPS6272171A (ja) 半導体メモリ
KR100262144B1 (ko) 일체화된 mosfet로 조절되는 fea 및 그 제조방법
JP3163823B2 (ja) 半導体装置およびその製造方法
JPH09129890A (ja) 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板
JP3155040B2 (ja) 半導体装置
JP3179160B2 (ja) 半導体装置及びその製造方法
KR0141951B1 (ko) 반도체 소자의 제조방법
KR19980053442A (ko) 플래쉬 메모리 셀 제조방법
JPS63131584A (ja) 切り込み型絶縁ゲ−ト静電誘導トランジスタの製造方法
KR100252904B1 (ko) 반도체 소자의 산화막 형성방법
JPH04334063A (ja) 薄膜メモリトランジスタ及びその製造方法
JPH0750786B2 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080317

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee