KR970014282A - 광로 조절 장치의 콘택홀 형성 방법 - Google Patents

광로 조절 장치의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR970014282A
KR970014282A KR1019950027521A KR19950027521A KR970014282A KR 970014282 A KR970014282 A KR 970014282A KR 1019950027521 A KR1019950027521 A KR 1019950027521A KR 19950027521 A KR19950027521 A KR 19950027521A KR 970014282 A KR970014282 A KR 970014282A
Authority
KR
South Korea
Prior art keywords
insulating layer
contact hole
optical path
path control
control device
Prior art date
Application number
KR1019950027521A
Other languages
English (en)
Other versions
KR0170956B1 (ko
Inventor
김준모
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019950027521A priority Critical patent/KR0170956B1/ko
Publication of KR970014282A publication Critical patent/KR970014282A/ko
Application granted granted Critical
Publication of KR0170956B1 publication Critical patent/KR0170956B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 광로 조절 장치의 구동 기판(210)상에 형성된 패드(230)를 하부 전극에 연결시키기 위한 광로 조절 장치의 콘택홀 형성 방법에 관한 것으로서, 상기 구동 기판(210)상에 제1절연층(241) 및 제2절연층(242)을 순차적으로 적층시키고 상기 제2절연층(242)상에 소정 형상으로 패터닐된 감광층(250)을 형성시키는 제1단계와, 건식 식각 공정에 의하여 상기 제2절연층(242) 및 제1절연층(241)을 순차적으로 식각시켜서 콘택홀(260)을 형성시키는 제2단계로 이루어지며 이에 의해서 완만한 크기의 단차를 갖는 콘택홀을 형성시킨다.

Description

광로 조절 장치의 콘텐홀 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도(가) 내지 (다)는 본 발명에 따른 광로 조절 장치의 콘택홀 형성 방법을 순차적으로 도시한 공정도.

Claims (8)

  1. 광로 조절 장치의 구동 기판(210)상에 형성된 패드(230)를 하부 전극에 연결시키기 위한 광로 조절 장치의 콘택홀 형성 방법에 있어서, 구동 기판(210)상에 제1절연층(241) 및 제2절연층(242)을 순차적으로 적층시키고 상기 제2절연층(242)상에 소정 형상으로 패터닝된 감광층(250)을 형성시키는 제1단계와, 건식 식각 공정에 의하여 상기 제2절연층(242) 및 제1절연층(241)을 순차적으로 식각시켜서 콘택홀(260)을 형성시키는 제2단계로 이루어진 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 제1절연층(241)은 절연 특성이 양호 할 뿐만 아니라 소정 온도에서 유동 특성이 양호한 특성을 갖는 인이 도핑된 실리콘 산화물로 구성되는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  3. 제2항에 있어서, 상기 제2절연층(242)는 절연 특성이 양호 할 뿐만 아니라 표면 보호막으로 작용할 수 있는 실리콘 질화물로 구성되는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  4. 제2항 또는 제3항에 있어서, 상기 건식 식각 공정은 이방성 에칭 특성이 양호한 플라즈마 이온 식각 공정에 의하여 수행되는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  5. 제4항에 있어서, 상기 제1절연층(241)은 아르곤 플라즈마하에서 C또는 CH등으로 구성된 에천트의 에칭 작용에 의하여 제거되는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  6. 제4항에 있어서, 상기 제2절연층 (242)은 산호 플라즈마하에서 C또는 CH등으로 구성된 에천트의 에칭 작용에 의하여 제거되는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  7. 제4항에 있어서, 상기 건식 식각 공정에 의하여 형성된 콘택홀(260)은 상이한 크기의 기울기를 갖는 단차를 구비하고있는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
  8. 제7항에 있어서, 상기 콘택홀(260)을 구성하는 상기 제1절연층(241)의 기울기(③)는 상기 제2절연층(242)의 기울기(②)보다 큰 값을 갖는 것을 특징으로 하는 광로 조절 장치의 콘택홀 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950027521A 1995-08-30 1995-08-30 광로 조절 장치의 콘택홀 형성 방법 KR0170956B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950027521A KR0170956B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950027521A KR0170956B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR970014282A true KR970014282A (ko) 1997-03-29
KR0170956B1 KR0170956B1 (ko) 1999-03-20

Family

ID=19425135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950027521A KR0170956B1 (ko) 1995-08-30 1995-08-30 광로 조절 장치의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR0170956B1 (ko)

Also Published As

Publication number Publication date
KR0170956B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR940001409A (ko) 반도체 메모리 장치의 제조방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR970052489A (ko) 반도체소자의 배선구조와 그 형성방법
KR970700936A (ko) 두께가 매우 균일한 절연 기판상의 실리콘(SOI) 재료 형성 방법(Method of forming a silicon-on-insulator(SOI) material having a high degree of thickness uniformity)
KR970014282A (ko) 광로 조절 장치의 콘택홀 형성 방법
KR960026225A (ko) 반도체 소자의 콘택홀 형성 방법
KR930001335A (ko) 반도체 장치의 다결정 실리콘층 식각방법
KR970052254A (ko) 반도체 소자의 콘택홀 형성 방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR960026122A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법
KR960035830A (ko) 반도체 소자의 콘택홀 형성방법
KR960005811A (ko) 반도체 소자의 폴리실리콘층 형성방법
KR970053400A (ko) 반도체 소자 격리형성 방법
KR950001908A (ko) 반도체 소자의 콘택홀 형성방법
KR940007988A (ko) 반도체장치의 접촉창의 구조 및 그 형성방법
KR970018183A (ko) 등방성(lsotropic) 식각가스를 이용한 자연산화막 제거방법(Method for Removing Native Oxide Film with lsotropic Etching Gas)
KR970052189A (ko) 반도체 소자의 필드 산화막 형성방법
KR940002960A (ko) 식각 지연 방법
KR950021522A (ko) 반도체 장치의 미세 도전라인 형성방법
KR19980045337A (ko) 반도체 소자의 제조방법
KR970052317A (ko) 반도체 장치의 미세 접촉창 형성 방법
KR980006535A (ko) 반도체소자의 저장전극 형성방법
KR970004026A (ko) 반도체 소자 제조시 폴리실리콘 스트링거의 제거방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee