KR960005811A - 반도체 소자의 폴리실리콘층 형성방법 - Google Patents
반도체 소자의 폴리실리콘층 형성방법 Download PDFInfo
- Publication number
- KR960005811A KR960005811A KR1019940016102A KR19940016102A KR960005811A KR 960005811 A KR960005811 A KR 960005811A KR 1019940016102 A KR1019940016102 A KR 1019940016102A KR 19940016102 A KR19940016102 A KR 19940016102A KR 960005811 A KR960005811 A KR 960005811A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- semiconductor device
- forming
- formation method
- layer formation
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 도전층으로 사용되는 폴리실리콘층의 형성방법에 관한 것으로, 불순물 이온주입 후 폴리실리콘층 표면에 생성되는 산화막을 제거하기 위해 CHF3및 O2가스에 의한 RIE방식을 사용하므로써 소자의 제조수율 및 신뢰성을 향상시킬 수 있는 반도체 소자의 폴리실리콘층 형성방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의해 형성된 폴리실리콘층을 갖는 소자의 단면도이다.
Claims (2)
- 반도체 소자의 폴리실리콘층 형성방법에 있어서, 단차가 크고 작은 홈이 형성된 소정의 기판(1)상에 폴리실리콘층(2)을 형성한 후 폴리실리콘층(2)의 저항을 감소시키기 위해 불순물 이온을 주입하고 상기 불순물 이온 주입후 폴리실리콘층(2) 표면에 생성되는 산화막(3)을 CHF3및 O2가스를 사용한 RIE방식에 의해 제거 시키는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.
- 제1항에 있어서, 상기 산화막(3) 제거공정은 CHF3및 O2가스의 량이 각각 120 및 16 SCCM 정도이고, 50 내지 60mTorr의 압력 및 -550VDC정도의 전압이 공급되는 상태에서 실시되는 것을 특징으로 하는 반도체 소자의 폴리실리콘층 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016102A KR960005811A (ko) | 1994-07-06 | 1994-07-06 | 반도체 소자의 폴리실리콘층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940016102A KR960005811A (ko) | 1994-07-06 | 1994-07-06 | 반도체 소자의 폴리실리콘층 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960005811A true KR960005811A (ko) | 1996-02-23 |
Family
ID=66689331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940016102A KR960005811A (ko) | 1994-07-06 | 1994-07-06 | 반도체 소자의 폴리실리콘층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960005811A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970067712A (ko) * | 1996-03-22 | 1997-10-13 | 김주용 | 반도체 소자의 폴리실리콘막 형성방법 |
-
1994
- 1994-07-06 KR KR1019940016102A patent/KR960005811A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970067712A (ko) * | 1996-03-22 | 1997-10-13 | 김주용 | 반도체 소자의 폴리실리콘막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR960005811A (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR940010316A (ko) | 전하저장전극 제조 방법 | |
| KR960035829A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR970054043A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970054044A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970052361A (ko) | 반도체장치의 콘택형성방법 | |
| KR970023884A (ko) | 반도체 소자의 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970052864A (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR960043176A (ko) | 캐패시터 제조방법 | |
| KR970052381A (ko) | 반도체 소자의 금속층 형성 방법 | |
| KR970052599A (ko) | 반도체장치의 식각방법 | |
| KR940001268A (ko) | 반도체 소자의 자기정렬 콘택형성방법 | |
| KR970054011A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR920001619A (ko) | 산화층의 에치 데미지 제거방법 | |
| KR930015043A (ko) | 센싱 특성을 갖는 커패시터 제조방법 | |
| KR940012511A (ko) | 반도체 장치 제조시의 에칭 방법 | |
| KR960019512A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR960036066A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930018668A (ko) | 반응성 이온 식각을 이용한 산화막 식각에 의한 기판 표면 손상의 제거방법 | |
| KR920007241A (ko) | 반도체 기억장치의 적층캐패시터 제조방법 | |
| KR960043181A (ko) | 스택 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |