KR970012771A - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR970012771A
KR970012771A KR1019950024666A KR19950024666A KR970012771A KR 970012771 A KR970012771 A KR 970012771A KR 1019950024666 A KR1019950024666 A KR 1019950024666A KR 19950024666 A KR19950024666 A KR 19950024666A KR 970012771 A KR970012771 A KR 970012771A
Authority
KR
South Korea
Prior art keywords
input
sector
gates
circuit
sector address
Prior art date
Application number
KR1019950024666A
Other languages
English (en)
Other versions
KR0172282B1 (ko
Inventor
김대현
권규완
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950024666A priority Critical patent/KR0172282B1/ko
Priority to GB9616709A priority patent/GB2304216B/en
Priority to US08/695,402 priority patent/US5734611A/en
Publication of KR970012771A publication Critical patent/KR970012771A/ko
Application granted granted Critical
Publication of KR0172282B1 publication Critical patent/KR0172282B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로, 멀티섹터의 소거 동작시 장상(Pass)으로 확인된 섹터의 어드레스를 기억시켜, 불량(Fail) 섹터의 발생으로 인한 재소거 동작시 정상(Pass)으로 확인된 섹터가 재소거되는 것을 방지하므로써, 셀의 과잉소거 및 스트레스가 방지되어 제품의 신뢰성 및 셀의 수명을 향상시킬 수 있도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 플래쉬 메모리 장치의 블록도.

Claims (6)

  1. 플래쉬 메모리 장치에 있어서, 섹터의 소거확인시 정상 및 불량임을 확인 하기 위한 검출회로와, 섹터를 선택하기 위한 섹터 어드레스 카운터회로와, 상기 검출회로 및 상기 섹터 어드레스 카운터회로의 출력신호를 각각 입력으로 하는 섹터 어드레스 발생회로와, 상기 섹터 어드레스 발생회로의 출력신호를 입력으로 하는 섹터 어드레스 디코더회로와, 상기 패스된 섹터의 어드레스 디코더회로의 출력 신호를 입력으로 하는 먹스회로로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 상기 제1항에 있어서, 상기 검출회로는 2입력을 갖는 낸드게이트와, 상기 낸드게이트의 출력을 입력으로 하는 반전게이트로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 상기 제1항에 있어서, 상기 섹터 어드레스 카운터는 클럭신호를 입력으로 하는 다수의 플립-플롭과, 상기 플립-플롭의 출력신호를 각각 입력으로 하는 다수의 3입력 낸드게이트와, 상기 3입력 낸드게이트의 출력신호를 각각 입력으로 하는 다수의 반전게이트로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 상기 제1항에 있어서, 상기 섹터 어드레스 발생회로는 2입력을 갖는 다수의 낸드게이트와, 다수의 반전게이트를 통해 상기 다수의 낸드게이트의 출력을 각각 입력으로 하는 다수의 플립-플롭과, 섹터를 소거하기 위한 인에이블신호를 입력으로 하며, 상기 다수의 플립-플롭을 구동하기 위한 펄스발생기로 구성된 것을 특징으로 하는 플래쉬 메모리 장치.
  5. 상기 제1항에 있어서, 상기 섹터 어드레스 디코더는 다수의 반전게이트를 통해 다수의 섹터 어드레스를 각각 어느한 입력으로 하며, 다수의 프로텍션된 섹터 어드레스를 각각 다른한 입력으로 하는 다수의 2입력 낸드게이트와, 상기 2입력 낸드게이트의 출력신호를 각각 입력으로 하는 다수의 반전게이트로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  6. 상기 제1항에 있어서, 상기 먹스회로는 다수의 어드레스를 입력으로 하는 다수의 3입력 낸드게이트와, 다수의 반전게이트를 통해 상기 다수의 3입력 낸드게이트를 각각 어느 한 입력으로 하며, 다수의 프로텍션된 섹터 어드레스를 각각 다른한 입력으로 하는 다수의 2입력 낸드게이트와, 상기 2입력 낸드게이트의 출력신호를 각각 입력으로 하는 다수의 반전게이트로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
    ※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950024666A 1995-08-10 1995-08-10 플래쉬 메모리 장치 KR0172282B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950024666A KR0172282B1 (ko) 1995-08-10 1995-08-10 플래쉬 메모리 장치
GB9616709A GB2304216B (en) 1995-08-10 1996-08-09 Flash memory device
US08/695,402 US5734611A (en) 1995-08-10 1996-08-12 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950024666A KR0172282B1 (ko) 1995-08-10 1995-08-10 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR970012771A true KR970012771A (ko) 1997-03-29
KR0172282B1 KR0172282B1 (ko) 1999-03-30

Family

ID=19423239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024666A KR0172282B1 (ko) 1995-08-10 1995-08-10 플래쉬 메모리 장치

Country Status (3)

Country Link
US (1) US5734611A (ko)
KR (1) KR0172282B1 (ko)
GB (1) GB2304216B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963479A (en) * 1996-12-28 1999-10-05 Hyundai Electronics Industries, Co., Ltd. Method of erasing a flash memory cell and device for erasing the same
US6449625B1 (en) * 1999-04-20 2002-09-10 Lucent Technologies Inc. Use of a two-way stack approach to optimize flash memory management for embedded database systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5270979A (en) * 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
JPH0778484A (ja) * 1993-07-13 1995-03-20 Nkk Corp 記憶素子、不揮発性メモリ、不揮発性記憶装置及びそれを用いた情報記憶方法
FR2718867B1 (fr) * 1994-04-13 1996-05-24 Sgs Thomson Microelectronics Procédé d'effacement d'une mémoire et circuits de mise en Óoeuvre.

Also Published As

Publication number Publication date
KR0172282B1 (ko) 1999-03-30
GB2304216B (en) 1999-09-29
GB9616709D0 (en) 1996-09-25
US5734611A (en) 1998-03-31
GB2304216A (en) 1997-03-12

Similar Documents

Publication Publication Date Title
KR100931024B1 (ko) 반도체 메모리 장치의 테스트 모드 신호 생성 장치 및 그의생성 방법
KR930013994A (ko) 플래시 eeprom메모리와 함께 사용된 프로그래밍 회로의 상태를 결정하는 장치
KR970049605A (ko) 연상메모리회로의 테스트방법 및 연상메모리회로의 테스트회로 및 용장기능첨부연상 메모리회로
KR960015957A (ko) 반도체 기억장치
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR0180265B1 (ko) 반도체 장치
KR970012771A (ko) 플래쉬 메모리 장치
KR970076882A (ko) 반도체 메모리 장치의 번인 스트레스 회로
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
US6040715A (en) Output buffer control circuit that performs high speed operation by generating a predetermined width of a pulse based on an output control signal
KR0139661B1 (ko) 비중첩 신호 발생 회로
JP3712776B2 (ja) 半導体メモリ装置のマルチビットテスト回路及びテスト方法
KR980011454A (ko) 라이트 제어회로
KR960025788A (ko) 플래쉬 메모리 장치
KR100296327B1 (ko) 플래쉬 메모리 장치의 테스트 회로 및 테스트 방법
KR980011497A (ko) 고속동작 불휘발성 반도체 메모리 장치(a high-speed action NAND flash memory apparatus)
JP4608891B2 (ja) Ｒｏｍのデコーダテスト回路装置
JPH02236471A (ja) 特殊試験機能回路を備える半導体装置
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR970019061A (ko) 데이타 출력버퍼
KR970051453A (ko) 멀티비트 테스트모드회로
KR980005027A (ko) 플래쉬 메모리 장치
KR970051454A (ko) 리던던시 회로의 리드 속도 개선장치
KR100286321B1 (ko) 라스신호 입력 회로
KR960008840A (ko) 메모리 소자의 라이트 제어신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee