KR970051454A - 리던던시 회로의 리드 속도 개선장치 - Google Patents
리던던시 회로의 리드 속도 개선장치 Download PDFInfo
- Publication number
- KR970051454A KR970051454A KR1019950068665A KR19950068665A KR970051454A KR 970051454 A KR970051454 A KR 970051454A KR 1019950068665 A KR1019950068665 A KR 1019950068665A KR 19950068665 A KR19950068665 A KR 19950068665A KR 970051454 A KR970051454 A KR 970051454A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- redundancy
- read
- pulse
- speed
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리에서 플래쉬 휴즈 셀(Flash Fuse Cell)을 어드레스 저장 셀로 사용하는 경우 어드레스 천이 검출펄스(ATD)에 의해 리드 패스(read path)와 리던던시 리드 패스(redundancy read path)간의 스피드 차이를 개선시킨 리던던시 회로의 리드 속도 개선장치에 관한 것으로, 종래에는 특정 리던던시 블럭의 선택시 비교 및 코딩해야하기 때문에 스피드의 손실이 발생하며, 특히 코아셀을 디스에이블 시키는 신호는 다단(多端)의 게이트를 거치기 때문에 이에따라 지연이 발생하게 되어 리드 속도의 저하가 발생되는 문제점이 있었으나, 본 발명에서는 보편적인 코딩에 의해 온/오프되는 출력과는 달리 온되는 경우에는 액티브 노아게이트에 의해 2~3nsec 정도의 리드 속도 향상과, 오프 되는 경우에는 어드레스 천이 검출펄스에 의해 그 즉시 출력을 해제시킴으로써 전체적으로 리드 속도의 개선을 가져오는 효과가 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 어드레스 천이 검출펄스를 이용한 리던던시 회로의 리드 속도 개선장치를 나타낸 상세도.
Claims (1)
- 다수의 리던던시 어드레스를 테스트한 후 이를 매핑한 다음 외부 어드레스데이타와 비교하여 일치판정함으로써 그 결과를 출력하는 일치판정부와, 상기 일치판정부의 출력을 입력받아 해당 리던던시 블럭을 선택하는 리던던시 선택신호를 출력하는 리던던시 선택부로 구성된 리던던시 회로에 있어서, 상기 리던던시 선택부의 리던던시 선택신호를 인가받아 그 상승에지에서 펄스를 발생하는 제1펄스 발생부와, 상기 제1펄스발생부의 출력을 반전하는 인버터와, 상기 인버터의 출력을 입력받아 노아조합하여 지연을 감소시키는 액티브 노아게이트와, 어드레스 천이 검출펄스를 인가받아 그 상승에지에서 펄스를 발생하는 제2펄스 발생부와, 상기 액티브 노아게이트의 출력을 래치시켜 출력함으로써 코아 셀을 디스에이블시키며, 상기 제2펄스 발생부에서 펄스가 인가되면 그 즉시 출력을 해제하는 래치부로 구성하여 된 것을 특징으로 하는 리던던시 회로의 리드 속도 개선장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068665A KR0179809B1 (ko) | 1995-12-30 | 1995-12-30 | 리던던시 회로의 리드 속도 개선장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068665A KR0179809B1 (ko) | 1995-12-30 | 1995-12-30 | 리던던시 회로의 리드 속도 개선장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051454A true KR970051454A (ko) | 1997-07-29 |
| KR0179809B1 KR0179809B1 (ko) | 1999-04-15 |
Family
ID=19448177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950068665A KR0179809B1 (ko) | 1995-12-30 | 1995-12-30 | 리던던시 회로의 리드 속도 개선장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179809B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950068665A patent/KR0179809B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179809B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012013A (ko) | 동기형 반도체 기억 장치 | |
| KR0180265B1 (ko) | 반도체 장치 | |
| KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
| JPH07192470A (ja) | 半導体メモリの出力回路 | |
| KR940005697B1 (ko) | 용장 메모리 셀을 갖는 반도체 메모리 장치 | |
| KR880009373A (ko) | 반도체 기억장치 | |
| US5889727A (en) | Circuit for reducing the transmission delay of the redundancy evaluation for synchronous DRAM | |
| KR970049588A (ko) | 메모리의 데이타 고속 억세스장치 | |
| KR970063263A (ko) | 감지동작과 래치동작을 제어하는 어드레스 천이 검출회로를 포함한 반도체 메모리 | |
| KR19980057449A (ko) | 반도체 메모리 장치의 칼럼선택 제어회로 | |
| KR910014819A (ko) | 듀얼-포트 캐쉬 태그 메모리 | |
| KR970051423A (ko) | 반도체 메모리의 셀프 번인(Burn-in)회로 | |
| KR950015394A (ko) | 스태틱 랜덤 억세스 메모리 | |
| KR970017693A (ko) | 테스트 회로 | |
| KR970051454A (ko) | 리던던시 회로의 리드 속도 개선장치 | |
| US6990027B2 (en) | Semiconductor memory device having access time control circuit | |
| US5493537A (en) | Semiconductor memory with edge transition detection pulse disable | |
| KR200177248Y1 (ko) | 반도체 메모리의 어드레스 천이 검출회로 | |
| KR970051445A (ko) | 안정된 리페어 기능을 갖는 반도체 메모리 소자 | |
| KR950002017B1 (ko) | 센스증폭기의 전류감소회로 | |
| KR980005037A (ko) | 반도체 메모리 장치의 병렬비트 테스트 회로 및 그 방법 | |
| KR930014574A (ko) | 프리세트회로를 구비하는 데이타 출력버퍼 | |
| KR100422953B1 (ko) | 반도체메모리장치의/cas제어방법 | |
| KR960042764A (ko) | 반도체 기억장치의 컬럼 리던던시 장치 | |
| KR970051375A (ko) | 플래쉬 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061026 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |