KR970012738A - 입출력라인의 전압제어방법 - Google Patents

입출력라인의 전압제어방법 Download PDF

Info

Publication number
KR970012738A
KR970012738A KR1019950026186A KR19950026186A KR970012738A KR 970012738 A KR970012738 A KR 970012738A KR 1019950026186 A KR1019950026186 A KR 1019950026186A KR 19950026186 A KR19950026186 A KR 19950026186A KR 970012738 A KR970012738 A KR 970012738A
Authority
KR
South Korea
Prior art keywords
input
output line
output
voltage
sense amplifier
Prior art date
Application number
KR1019950026186A
Other languages
English (en)
Other versions
KR0182966B1 (ko
Inventor
유제환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950026186A priority Critical patent/KR0182966B1/ko
Priority to US08/702,356 priority patent/US5751642A/en
Priority to JP8222623A priority patent/JPH09139081A/ja
Publication of KR970012738A publication Critical patent/KR970012738A/ko
Application granted granted Critical
Publication of KR0182966B1 publication Critical patent/KR0182966B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 메모리장치에 관한 것으로, 특히 고속으로 데이타를 액세스하기 위하여 입출력라인의 출력전압을 피드백하여 부하트랜지스터를 제어하는 반도체 메모리장치의 입출력라인 전압제어방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
종래의 경우 첫번째 컬럼선택라인이 인에이블되어 있는 전체시간동안 부하트랜지스터에서 직류전류를 계속 소모하여 전류소모가 큰 문제점이 있다. 또한 비트라인인 센스앰프가 입출력라인의 전압플립시 부하트랜지스터가 계속 턴온되어 있은 입출력라인이 VCC에서 소정의 전압레벨로 내려가는데 방해역할을 하여 입출력라인의 플립속도가 느린 문제점이 있다.
3. 발명의 해결방법의 요지
상기 입출력라인 센스앰프의 출력이 피드백되어 리드동작시 상시 입출력라인쌍에 로우상태전압을 일정레벨로 클램프시키기 위한 클램프수단을 구비하여 상기 입출력라인쌍을 각각 다르게 제어하여 상기 전류소비를 줄이고 입출력라인의 플립속도를 빠르게 가져갈 수 있었다.
4. 발명의 중요한 용도
고속동작 및 저전력 반도체 메모리장치.

Description

입출력라인의 전압제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 입출력라인의 전압제어방법을 보여주는 도면.

Claims (3)

  1. 다수의 메모리셀이 접속되는 다수의 비트라인쌍과, 상기 비트라인쌍에 접속되어 액세스동작시 비트라인쌍의 전압차이를 감지증폭하는 비트라인 센스앰프와, 컬럼선택게이트를 통하여 상기 비트라인쌍과 접속되는 입출력 라인쌍과, 상기 입출렬라인쌍과 접속되어 입출력라인쌍의 전압차이를 감지증폭하는 입출력라인 센스앰프와, 상기 입출력라인 센스앰프와 접속된 데이타라인쌍을 구비하는 반도체 메모리장치의 입출력라인 전압제어방법에 있어서, 상기 입출력라인 센스앰프의 출력이 피드백되어 리드동작시 상기 입출력라인쌍에 로우상태전압을 접지전압과 전원전압 사이의 일정레벨로 클램프시키는 클램프수단을 구비하여 상기 입출력라인쌍을 각각 다르게 제어함을 특징으로 하는 반도체 메모리장치의 입출력라인 전압제어방법.
  2. 제1항에 있어서, 상기 입출력라인 센스앰프가 입력전압을 센싱하는 형태이고, 입출력라인 각각에 입출력 라인의 전압을 조절학 위한 부하가 존재하여 상기 입출력라인 센스앰프의 출력이 피드백되어 한쌍의 입출력 라인에 각각 연결된 2개의 부하가 상보적이 상태를 유지함을 특징으로 하는 반도체 메모리장치의 입출력라인 전압제어방법.
  3. 제1항에 있어서, 상기 입출력라인은 컬럼선태게이트의 연결수단과 상기 입출력라인 센스앰프 사이에 존재하고 1개 이상의 써모오스형 전송게이트를 통하여 연결된 경우, 상기 클램프수단이 컬럼선택게이트와 상기 입출력라인 센스앰프 사이에 존재함을 특징으로 하는 반도체 메모리장치의 입출력라인 전압제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950026186A 1995-08-23 1995-08-23 반도체 메모리장치의 입출력라인 전압 제어회로 및 방법 KR0182966B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950026186A KR0182966B1 (ko) 1995-08-23 1995-08-23 반도체 메모리장치의 입출력라인 전압 제어회로 및 방법
US08/702,356 US5751642A (en) 1995-08-23 1996-08-23 Voltage control circuit for input and output lines of semiconductor memory device
JP8222623A JPH09139081A (ja) 1995-08-23 1996-08-23 半導体メモリ装置の入出力ラインの電圧制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026186A KR0182966B1 (ko) 1995-08-23 1995-08-23 반도체 메모리장치의 입출력라인 전압 제어회로 및 방법

Publications (2)

Publication Number Publication Date
KR970012738A true KR970012738A (ko) 1997-03-29
KR0182966B1 KR0182966B1 (ko) 1999-04-15

Family

ID=19424269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026186A KR0182966B1 (ko) 1995-08-23 1995-08-23 반도체 메모리장치의 입출력라인 전압 제어회로 및 방법

Country Status (3)

Country Link
US (1) US5751642A (ko)
JP (1) JPH09139081A (ko)
KR (1) KR0182966B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670701B1 (ko) * 2004-10-30 2007-01-17 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
US8122302B2 (en) 2005-11-28 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having adaptive power function

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US6853938B2 (en) * 2002-04-15 2005-02-08 Micron Technology, Inc. Calibration of memory circuits
US7330389B1 (en) * 2005-02-03 2008-02-12 Cypress Semiconductor Corp. Address detection system and method that compensates for process, temperature, and/or voltage fluctuations
US7372746B2 (en) 2005-08-17 2008-05-13 Micron Technology, Inc. Low voltage sensing scheme having reduced active power down standby current
US7800959B2 (en) * 2008-09-19 2010-09-21 Freescale Semiconductor, Inc. Memory having self-timed bit line boost circuit and method therefor
US8120975B2 (en) * 2009-01-29 2012-02-21 Freescale Semiconductor, Inc. Memory having negative voltage write assist circuit and method therefor
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
US8693272B2 (en) * 2011-06-30 2014-04-08 Qualcomm Incorporated Sensing circuit
KR20140028556A (ko) 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 차동 신호 전송 구조를 가진 반도체 집적회로 및 그의 구동방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2586723B2 (ja) * 1990-10-12 1997-03-05 日本電気株式会社 センスアンプ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670701B1 (ko) * 2004-10-30 2007-01-17 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
US8122302B2 (en) 2005-11-28 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device having adaptive power function

Also Published As

Publication number Publication date
US5751642A (en) 1998-05-12
JPH09139081A (ja) 1997-05-27
KR0182966B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
KR100313494B1 (ko) 저전력정적램(sram)
KR970012738A (ko) 입출력라인의 전압제어방법
KR0158111B1 (ko) 반도체 메모리 장치의 센스앰프 제어회로
KR950009725A (ko) 반도체 메모리 장치
KR910014955A (ko) 테스트 회로 내장 반도체 메모리
KR100551070B1 (ko) 전류효율과 안정성을 향상시킨 센스앰프 오버드라이브 회로
EP1170749B1 (en) Semiconductor device
KR920013454A (ko) 반도체 기억장치
US5666074A (en) Sense amplifier power supply circuit
KR900019043A (ko) 집적 전계 효과 트랜지스터 메모리
KR920022301A (ko) 반도체 기억장치
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
KR950001773A (ko) 반도체 메모리 장치
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
KR100336765B1 (ko) 센스 앰프 출력 제어 회로
KR100753077B1 (ko) 반도체메모리장치의 비트라인 분리신호 발생회로
KR940016234A (ko) 데이타 전송회로
US6385105B2 (en) Semiconductor memory and method of saving energy of the memory
KR970060209A (ko) 다른 전원전압에 대응하는 반도체 집적회로장치
KR100244427B1 (ko) 와이드 전압 동작 메모리 장치의 풀업 회로
KR950015388A (ko) 상보 비트 라인을 충전시키는 반도체 메모리 회로
KR970008159A (ko) 반도체 메모리장치 및 구동전압 공급방법
KR940006266A (ko) 반도체 기억장치
KR970003249A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee