KR970007384A - 반도체 디바이스 검사장비의 핀카드 구조 - Google Patents

반도체 디바이스 검사장비의 핀카드 구조 Download PDF

Info

Publication number
KR970007384A
KR970007384A KR1019950022048A KR19950022048A KR970007384A KR 970007384 A KR970007384 A KR 970007384A KR 1019950022048 A KR1019950022048 A KR 1019950022048A KR 19950022048 A KR19950022048 A KR 19950022048A KR 970007384 A KR970007384 A KR 970007384A
Authority
KR
South Korea
Prior art keywords
block
input
output
semiconductor device
logic level
Prior art date
Application number
KR1019950022048A
Other languages
English (en)
Other versions
KR0140439B1 (ko
Inventor
김채섭
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950022048A priority Critical patent/KR0140439B1/ko
Publication of KR970007384A publication Critical patent/KR970007384A/ko
Application granted granted Critical
Publication of KR0140439B1 publication Critical patent/KR0140439B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 디바이스 검사장비의 핀카드 구조에 관한 것으로, 반도체 소자의 기능 및 트거성 평가시, 분석을 용이하게 하며, 평가시간을 단축하기에 적당하도록 종래 사용하던 핀카드에 입력단의 입력논리레벨선택블럭과 입력신호전달용구동블럭사이에 연결되며, 입력논리레벨을 외부에서 조정할 수 있기 위하여 형성한 외부조정 입력논리레벨선택블럭과, 출력단 검사부의 양부 판단 블록과 상기 출력비교조정블럭 샤이에 연결되며, 양부 판단 블록의 활성여부를 결정하는 신호를외부에서 인가할 수 있도록 형성한 외부조정 출력비교조정블럭을 부가형성한 것이다.

Description

반도체 디바이스 검사장비의 핀카드 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체 디바이스 검사장비의 핀카드 구조의 내부회로도, 제2도는 본 발명의 반도체 디바이스 검사장비의 핀카드 구조의 내부회로도.

Claims (5)

  1. 반도체 디바이스의 입력 핀에 선택된 입력논리레벨에 따라서 서로 다른 측정용 전압을 연결하는 입력논리레벨선택블럭과, 상기 입력논리레벨선택블럭에서 전달된 상기 측정용 전압을 하기 입력/출력 선택블럭에 전달하는 입력신호전달용 구동블럭을 구비하는 입력단과, 상기 반도체 디바이스의 출력단 핀으로 부터의 출력 상태를 검사하기 위하여 상기 반도체 디바이스의 하이레벨출력과 로우레벨 출력을 함께 하이레벨 및 로우레벨의 기준값과 비교하는 출력논리레벨 비교용 이중 비교기블럭과, 상기 출력논리레벨 비교용 이중 비교기블럭의 두 출력과 정해진 기대값을 입력으로 상기 반도체디바이스의 양부를 판단하는 양부 판단 블록과, 상기 양부 판단 블록의 활성여불르 결정하는 출력비교조정블럭을 구비하는 출력단 검사부와, 상기 반도체 디바이스와 입력단 또는 출력단 검사부로의 연결을 선택하는 입력/출력 선택블럭으로이루어진 반도체 디바이스 검사장비의 핀카드 구조에 있어서, 상기 입력단의 상기 입력논리레벨선택블럭과 상기 입력신호전달용 구동블럭사이에 연결되며, 입력논리레벨을 외부에서 조정할 수 있기 위하여 형성한 외부조정 입력논리레벨선택블럭과, 상기 출력단 검사부의 상기 양부 판단 블록과 상기 출력비교조정블럭 사이에 연결되며, 상기 양부 판단 블록의 활성여부를 결정하는 신호를 외부에서 인가할 수 있도록 형성한 외부조정 출력비교조정블럭을 부가형성한 반도체 디바이스검사장비의 핀카드 구조.
  2. 제1항에 있어서, 상기 외부조정 입역논리레벨선택블럭은 상기 입력논리레벨선택블럭과 상기 입력신호전달용 구동블럭 사이에 형성된 제1스위칭부와, 외부공급정원(Vcc)에 연결된 제1전압입력단과, 그라운드전원(GND)에 연결된 제2전압입력단과, 상기 제1, 제2 전압입력단을 선택하는 입력단선택스위치와, 상기 입력단선택스위치와, 상기 입력신호전달용 구동블럭사이예 형성되어 상기 제1스위칭부와 서로 반대동작으로 스위칭되는 제2스위칭부를 구비하여 이루어진 것을 특징으로 하는 반도체 디바이스 검사장비의 핀카드 구조.
  3. 제2항에 있어서, 상기 제1스위칭부는 두 개의 반대 도전용 모스 트랜지스터로 이루어져, 상기 두 모스 트랜지스터의 게이트를 구동시키는 신호는 서로 다른 레벨의 잔입값이 인가되도록 구성된 것이 특징인 반도체 디바이스 검사장비의 핀카드 구조.
  4. 제2항에 있어서, 상기 제2스위칭부는 두 개의 반대 도전용 모스 트랜지스터로 이루어져, 상기 두 모스 트랜지스터의 게이트를 구동시키는 신호는 서로 다른 레벨의 전압값이 인가되도록 구성된 것이 특징인 반도체 디바이스 검사장비의 핀카드 구조.
  5. 제1항에 있어서, 상기 외부조정 출력비교조정블럭은 외부 활성신호인가단과, 외부 비활성신호인가단과, 상기 외부 활성신호인가단 및 상기 외부 비활성신호인가단을 선택하는 외부 활성여부선택스위치와, 상기 활성여부선택스위치로 부터의 내부신호연결단 및 상기 외부 활성여부선택스위치로 부터의 외부신호연결단을 선택하는 내외부 활성신호선택스위치를 구비하여 이루어진 것을 특징으로 하는 반도체 디바이스 검사장비의 핀카드 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950022048A 1995-07-25 1995-07-25 반도체 디바이스 검사장비의 핀카드 구조 KR0140439B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950022048A KR0140439B1 (ko) 1995-07-25 1995-07-25 반도체 디바이스 검사장비의 핀카드 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022048A KR0140439B1 (ko) 1995-07-25 1995-07-25 반도체 디바이스 검사장비의 핀카드 구조

Publications (2)

Publication Number Publication Date
KR970007384A true KR970007384A (ko) 1997-02-21
KR0140439B1 KR0140439B1 (ko) 1998-07-15

Family

ID=19421515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022048A KR0140439B1 (ko) 1995-07-25 1995-07-25 반도체 디바이스 검사장비의 핀카드 구조

Country Status (1)

Country Link
KR (1) KR0140439B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389278A (zh) * 2019-08-01 2019-10-29 珠海市运泰利自动化设备有限公司 一种b2b连接器装配到位检测装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110389278A (zh) * 2019-08-01 2019-10-29 珠海市运泰利自动化设备有限公司 一种b2b连接器装配到位检测装置

Also Published As

Publication number Publication date
KR0140439B1 (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
KR920020521A (ko) 반도체집적회로
KR100529615B1 (ko) 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로
US5892386A (en) Internal power control circuit for a semiconductor device
KR940006230A (ko) 반도체 집적회로장치 및 그 기능시험방법
KR970007384A (ko) 반도체 디바이스 검사장비의 핀카드 구조
US5945822A (en) Programmable load circuit
US5159369A (en) Integrated circuit for electrostatic discharge testing
JPH10186000A (ja) 積分入力型入力回路およびそのテスト方法
JPH0949866A (ja) 集積回路
KR950001875A (ko) 반도체 집적회로장치
US6219808B1 (en) Semiconductor device capable of carrying out high speed fault detecting test
KR100286345B1 (ko) 문턱전압 측정 회로
KR20000055257A (ko) 반도체 메모리 장치의 모드신호 발생장치
JP2001305173A (ja) 演算増幅器の測定回路及びその測定方法
JP3748993B2 (ja) プログラマブルロード回路
KR100279251B1 (ko) 반도체메모리디바이스의테스트장치
KR100237755B1 (ko) 논리회로의 스턱 오픈 고장 검출회로
KR100214849B1 (ko) 반도체 디바이스의 콘택 테스트 장치
JPH02280069A (ja) 出力バッファ回路
KR940004548Y1 (ko) 마스크 롬 테스트 회로
KR100554846B1 (ko) 네가티브 워드라인 전압 검출 회로
KR930003179Y1 (ko) 직류출력 테스트 회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로
JPH08220191A (ja) 半導体装置
JP3251210B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee