KR970005000B1 - 절연 기판상의 금속 배선 생성방법 - Google Patents

절연 기판상의 금속 배선 생성방법 Download PDF

Info

Publication number
KR970005000B1
KR970005000B1 KR1019930008147A KR930008147A KR970005000B1 KR 970005000 B1 KR970005000 B1 KR 970005000B1 KR 1019930008147 A KR1019930008147 A KR 1019930008147A KR 930008147 A KR930008147 A KR 930008147A KR 970005000 B1 KR970005000 B1 KR 970005000B1
Authority
KR
South Korea
Prior art keywords
layer
wiring layer
gate electrode
metal
wiring
Prior art date
Application number
KR1019930008147A
Other languages
English (en)
Other versions
KR940006432A (ko
Inventor
도모히꼬 야마모토
야스노리 시마다
히로시 모리모토
Original Assignee
샤프 가부시끼가이샤
쓰지 하루오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시끼가이샤, 쓰지 하루오 filed Critical 샤프 가부시끼가이샤
Publication of KR940006432A publication Critical patent/KR940006432A/ko
Application granted granted Critical
Publication of KR970005000B1 publication Critical patent/KR970005000B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

내용없음.

Description

절연 기판상의 금속 배선 생성방법
제1도는 본 발명에 따른 금속 배선 생성방법을 사용하여 제조된 액티브 매트릭스 기판의 부분 평면도.
제2a도 내지 제2i도는 제1도의 액티브 매트릭스 기판을 제조하는 공정을 단계별로 나타낸 것으로 제1에서 A-A선을 따라 절단한 단면도.
제3도는 제1도의 액티브 매트릭스 기판용 게이트 전극 배선의 확대 단면도.
제4도는 게이트 전극 배선 깊이의 함수로서 제3도의 게이트 전극 배선 내에서의 질소의 농도 분포를 나타낸 그래프.
제5도는 본 발명에 따른 금속 배선 생성방법을 사용하여 제조된 다른 액티브 매트릭스 기판의 부분 평면도.
제6a도 내지 제6e도는 제5도의 액티브 매트릭스 기판을 제조하는 공정을 단계별로 나타낸 것으로, 제5도에서 B-B선을 따라 절단면 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 유리 기판 20 : 게이트 전극 배선
30 : 소오스 전극 배선 40 : 화소 전극
50 : 박막 트랜지스터(TFT) 66 : 드레인 전극
본 발명은 액정 표시 장치(liquid crystal display apparatus) 등에서 사용되는 액티브 매트릭스 기판을 제조하기 위한 절연 기판상에 형성되는 금속 배선을 생성시키는 방법에 관한 것이다.
액티브 매트릭스 구동 시스템을 이용하는 액정 표시 장치는 박막 트랜지스터(thin film transistor ; 이하 'TFT'라 함) 어에이와, 이 TFT들 사이에 놓여있는 게이트 전극 배선들을 갖고 있는 액티브 매트릭스 기판을 포함하는데, 그와 같은 게이트 전극 배선들은 양극산화 (anodic oxidation)또는 열산화(thermal dxidation) 등에 의해 표면에 자기산화막(self oxide film)을 형성할 수 있는 금속으로 이루어진다.
절연층으로서 작용하는 그와 같은 산화막이 형성된 후에는 SiNx,SiO2등으로 이루어지는 다른 절연층이 형성된다.
따라서, 게이트 전극 배선들은 이중 절연 구조(double insulation structure)를 갖는다.
상기 게이트 전극 배선들은 그 자신들로부터 연장되는 게이트 전극들을 갖는데, 각각의 게이트 전극은 소오스 전극 및 드레인 전극과 한께 TFT를 구성하게 된다.
소오스 전극들은 상기 게이트 전극 배선들의 생성방향에 대해 수직을 이루는 방향으로 TFT들 사이에 생성된 소오스 전극 배선들로부터 연장된다.
게이트 전극 배선들과, 이들로부터 연장된 게이트 전극들이 상술한 바와 같은 이중 절연 구조를 이루게 될 때, 산화막이 형성되어 있지 않은 게이트 전극들에 비해서 소오스 전극들 및 드레인 전극들로부터의 게이트 전극의 절연특성은 개선된다.
산화막을 형성할 수 있는 금속들로서는 탄탈리움(Ta), 니오비움(Nb), 티타니움(Ti) 및 알루미늄(Al) 등을 예로서 들 수 있다.
특히, Ta는 TFT들뿐만 아니라 박막 다이오드(thin film diode ; 이하 TFD라 함.) 들을 위한 절연층의 형성을 위하여 광범하게 사용되는데, 그 이유는 상기 Ta를 양극산화 또는 열산화시키면 얻어지는 Ta2O5가 뿌레-프렌켈 전도특성(Poole-Fenkel conduction)을 나타내기 때문이다.
Ta는 두가지 상이한 형태의 격자구조를 갖는데, 그 중 한가지는 체심 입방정 격자구조(body-centered cubic lattice structure)이고, 다른 하나는 사방정 격자구조(tetragonal cubic lattice structure)이다.
체심 입방정 격자구조를 갖는 Ta는 α-Ta라 불리우고, 사방적 격자구조를 갖는 Ta는 β-Ta라 불리운다.
박막형태의 β-Ta의 고유저항은 대략 170-200μΩㆍcm정도로 큰 값을 갖는 데 반하여, 벌크(bulk) 형태의 α-Ta는 대략 13-15μΩㆍcm 정도의 작은 값을 갖는다.
최근, 대형화면 그리고 고해상도의 액정 표시 장치에 대한 수요가 증가되고 있는데, 이와 같은 액정 표시장치를 실현하기 위해서는 게이트 전극 배선들 및 소오스 전극 배선들이 종래의 그것들에 비해 더 낮은 저항을 가지면서도 길고 가늘게 만들어져야 한다.
이와 같은 요구들을 충족시키기 위해서는 게이트 전극 배선들이 α-Ta와 같이 고유 저항(specific resistance)이 작은 물질로 이루어지는 것이 바람직하다.
그러나 대부분의 경우에 통상적인 스퍼트링에 의해 Ta를 증착시킴으로써 얻어지는 막은 고유저항이 높은 β-Ta막이다. α-Ta막은 스퍼터링에 의해 Ta막을 형성할 때 소량의 질소를 상기 Ta 막에 도우핑(doping)함으로써 형성될 수 있다.
그러나 이 첨가물인 질소 때문에 α-Ta막의 고유저항이 대략 60 내지 100μΩㆍcm 정도까지 증가되게 되는데 이와 같은 저항값은 게이트 전극 배선으로서 사용하기에는 너무 큰 값이다.
Ar+와 와 같은 이온들의 도오스(dose) 상에서 Ta막의 저항 의존도 및 온도상수는 K.H.Goh 등이 발표한 Ion impact chemistry in thin metal film ; Argon, oxygen and nitrogen bombardment of tantalum, Ion Implantation in Semiconductors, Plenum Press, pp. 323~333에 기술되어 있다.
α-Ta막은 질소를 도우핑하는 대신에 체심 입방정 격자구조를 갖는 Nb, Mo 및 TaNx와 같은 박막기저(thin film base)상에 Ta를 증착함으로써 형성할 수 있다는 것은 이미 잘 알려진 사실이다.
이 때 증착된 Ta는 박막기저의 영향으로 α-Ta가 된다는 것이 알려져 있다.
도우핑되지 않은 합성 α-Ta(resultant non-doped α-Ta film)막은 대략 20 내지 30μΩㆍcm 정도로 작은 고유저항을 갖는데, 이는 게이트 전극 배선용으로 사용되기에 적합하다. 그러나 도우핑되지 않은 α-Ta는 다음과 같은 단점들을 갖고 있다.
도우핑되지 않은 α-Ta막의 표면위에 산화막이 형성될 때 상기 산화막의 절연특성은 질소가 도우핑된 경우에 비해 떨어지게 된다.
게다가, 액정 표시 장치는 전압의 영점축(zero-axis)에 대한 전압-전류 특성에 있어 대칭을 이룰 것이 요구되나 질소의 도우핑이 없는 α-Ta를 산화시킴으로써 얻어지는 Ta2O5의 전압-전류 특성은 전압의 영점축에 대해 대칭을 이루지 않게 된다.
위와 같은 이유 때문에, 도우핑되지 않은 α-Ta로 이루어진 금속 배선을 포함하는 액티브 매트릭스 기판은 대규모, 고해상도의 액정 표시 장치를 실현하는데는 적합하지 않다. 일본국 공개 특허공보 3-51825호에는 액정 표시 장치용 3층 구조(금속-절연물-금속)로 이루어진 스위칭 소자(switching element)에 대한 안정한 전압-전류 특성을 보장하도록 하기 위해 절연층의 형성이 완료된 후 상기 절연층에 이온들을 주입하는 방법이 개시되어 있다.
그러나 상기 특허에서는 대화면, 고해상도의 액정 표시 장치를 실현하기 위해 금속 배선의 저항을 감소시키려 하거나 절연성을 향상시키려는 방법은 전혀 개시되어 있지 않다.
본 발명의 목적은 금속 배선의 고유 저항이 그 표면에서는 아주 큰 값을 갖지만 다른 부분들에서는 작은 값을 갖도록 금속 배선을 생성시키는 방법을 제공하는 것이다.
본 발명의 다른 목적은 전압에 대해 전류가 비선형적으로 흐르는 것을 방지하는 우수한 절연특성을 갖는 절연층을 형성할 수 있도록 금속 배선을 생성시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 전압의 영점축에 대해 전압 전류 특성이 대칭적인 절연층을 형성할 수 있도록 금속 배선을 생성시키는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 대화면 고해상도의 액정 표시 장치에서 사용되는 액티브 매트릭스 기판의 제작에 적용 가능한 전극 배선들을 생성시키는 방법을 제공하는 것이다.
본 발명에 따라 절연 기판상에 금속 배선을 생성시키는 방법은 상기 절연 기판상의 소정 위치에 소정의 형태로 산화 가능한 금속으로 이루어진 금속 배선층을 형성하는 단계와, 상기 금속 배선층에 불순물 원소를 주입하는 단계와, 상기 불순물 원소의 주입이 완료된 후에 상기 금속 배선층의 표면을 산화시킴으로서 절연층을 형성하는 단계를 포함한다. 이상과 같은 본 발명의 목적들과 그 외의 다른 목적들은 첨부된 도면들을 참조하면서 본 명세서의 다른 부분들에서 이 분야의 통상 전문가 정도라면 충분히 이해가 될 것이다.
이제부터 첨부된 도면들을 참조하면서 본 발명의 실시예들에 대해 상세히 설명해 나가도록 하겠다.
예 1
제1도는 액티브 매트릭스 구동 시스템을 채용한 액정 표시 장치를 위한 액티브 매트릭스 기판을 나타낸 도면이다.
본 명세서에서 말하는 액티브 매트릭스 기판이란 TFT들과 절연 기판 위에 행렬로 배열된 게이트 전극 배선들 및 소오스 전극 배선들을 갖는 기판을 말한다.
본 발명에 따른 금속 배선 생성방법은 액정 표시 장시용으로 사용되는 액티브 매트릭스 기판을 위해 게이트 전극을 형성하는데 적용될 수도 있다.
제1도에 도시된 바와 같이, 상기 액티브 매트릭스 기판은 절연 유리 기판(10)과, 본 발명의 방법에 따라 상기 유리 기판(10) 위에 상호간 평행하게 형성된 복수의 게이트 전극 배선들(20)과, 이 게이트 전극 배선들(20)과 교차되도록 상기 유리기판(10) 위에 상호간 평행하게 형성되는 복수의 소오스 전극 배선들(30)을 포함한다.
상기 액티브 매트릭스 기판은 인접한 게이트 전극들(20)과 인접한 소오스 전극들(30)에 의해 구획지워지는 각각의 직사각형 영역내에 형성되는 화소전극(pixel electrode)(40)과, 상기 직사각형 영역 각각의 모서리 부분에 형성되는 TFT(50)을 추가로 포함한다.
상기 TFT(50)는 상기 화소 전극(40)과 전기적으로 연결되고, 가장 가까이 있는 게이트 전극(50)으로부터 연장된 부분(extension)인 게이트 전극(20a)과 가장 가까운 소오스 전극 배선(30)으로부터 연정된 부분인 소오스 전극(30a)과 드레인 전극(66)을 포함한다.
따라서 상기 TFT(50)는 상기 최근방의 게이트 전극 배선(20)과, 상기 최근방의 소오스 전극 배선(30)에 전기적으로 연결된다.
제2a도 내지 제2i도를 참조하면서 상술한 액티브 매트릭스 기판의 제조방법에 대해 설명하겠다.
제2도에 도시된 바와 같이, 게이트 전극 배선(20)을 형성하기 위해서 먼저, 상기 유리 기판(10)상에 체심입방정 격자구조를 갖는 Nb를 나노미터(nm)에서 100nm 정도의 두께(바람직하게는 5 내지 15nm)로 증착한다.
이때 상기 Nb 대신에 체심입방정 격자구조의 Mo 나 TaNx등을 사용할 수도 있다.
그 후, 질소가 도우핑되지 않은 Ta를 스퍼터링에 의해 상기 Nb층 상에 100-500nm의 두께(바람직하게는 250-350nm)로 증착한다.
이어, 상기 Ta층 상에 게이트 전극 배선들(도시되지 않음)의 패턴(pattern)으로 레지스터를 도포하고 상기 Nb층 및 상기 Ta 층 중 상기 레지스트가 도포되지 않은 부분들은 식각에 의해 제거함으로써 제1도에 도시된 바와같은 게이트 전극 배선(20)과 그로부터 연장된 게이트 전극(20a) 형상으로 패턴된 Nb 배선층(21) 및 Ta 배선층(22)를 얻게 된다.
제2도에 도시된 바와 같이, 상기 Ta 배선층(22)에는 20-300KeV의 에너지(바람직하게는 약 50-200KeV)로 이온 샤워링(ion showering)방법에 의해 불순물로서 질소를 주입한다.
이때, 주입 도오스는 1.0×1011내지 1.0×1020ions/cm2(바람직하게는 1.0×1013내지 1.0×1018ions/cm2, 더 바람직하게는 1.0×1014내지 1.0×1017ions/cm2)정도가 되게 한다.
상기 불순물로서는 질소 이외에도 상기 α-Ta 결정격자 속으로 들어갈 수 있는 탄소와 같은 다른 원소가 사용될 수도 있다.
상기 불순물의 주입은 또한 플라즈마 열처리(plasma annealing)에 의해 수행될 수도 있다.
상기 플라즈마 열처리 방법으로 불순물 원소를 주입할 때는 5-500파스칼(Pa)의 압력(바람직하게는 10-100Pa), 30-420분(바람직하게는 60 내지 300분)당 30-400mW/cm2의 전력밀도(바람직하게는 60-240mW/cm2)의 조건하에서 상기 결정격자 속으로 들어갈 수 있는 질소 또는 탄소와 같은 원소의 원자들로 이루어지는 플라즈마에 의해 상기 Ta 배선층이 가열된다.
그 후, 제2c도에서와 같이, 상기 Nb 배선층(21) 및 상기 Ta 배선층(22)의 노출된 표면을 양극산화시켜 상기 Nb 배선층(21) 및 상기 Ta 배선층(22)을 덮는 제1절연층(23)을 형성한다. 따라서, 유리 기판(10) 상에 연장된 게이트 전극들(20a)을 갖는 게이트 전극 배선들(20)이 형성되게 한다.
제3도는 이상에서 설명된 단계들에 의해 형성된 게이트 전극 배선(20)의 단면을 나타낸 것이다.
제3도에서, 검은 점들은 주입된 이온들의 분포를 나타낸 것이고, 두께(d1)은 양극산화에 의해 형성된 상기 제1절연층(23)의 두께이고, 두꼐(d2)는 상기 열산화가 수행되기 이전에 상기 Nb 배선층(21) 및 상기 Ta 배선층(22)의 두께이다.
상기 두께 d1및 d2는 둘다 대략 100-50nm 정도이다.
제4도는 상기 게이트 전극 배선(20)의 깊이의 함수로서 상기 양극산화후의 게이트 전극 배선(20) 내에 주입된 이온들의 농도를 나타낸 것으로, y축은 주입된 질소이온의 농도를 나타내고, x축은 상기 게이트 전극 배선(20)의 깊이를 나타낸다. 점 a는 상기 제1절연층(23)의 최고 윗표면에 해당되고 점 b는 상기 양극산화가 수행되기 이전의 Ta 배선층(22)의 최고 위표면에 해당하며, 점 d는 양극산화가 수행된 후의 Ta 배선층(22)의 최상위 표면에 해당한다.
점 a와 점 d 사이의 간격(d1)은 상기 제1절연층(21)의 두께와 같다.
주입된 이온들의 분포는 점 c에서 최대값을 갖는 가우시안 분포(Gaussian distribution)와 비슷하다.
제4도에서 알 수 있는 바와 같이, 주입된 이온들은 상기 양극산화가 수행되기 이전에 상기 Ta 배선층(22)의 표면부분으로 확산된다.
따라서, 상기 Ta 표면부분의 양극산화에 의해 형성되는 상기 제1절연층(23)은 주입된 이온중 대부분의 이온들을 함유하게 된다.
주입된 이온들의 가우시안 분포에서 최대의 농도를 나타내는 점 c는 상기 양극산화가 수행되기 전의 Ta 배선층(22)의 표면에 해당되는 점 c와 동일할 수도 있지만, 상기 점 c는 일반적으로 양극산화후의 Ta 배선층 내 점 b와 점 d사이에 위치하게 된다.
질소이온들은 점 d에서 Ta 금속의 0.05% 또는 그 이상의 농도를 갖도록 주입된다.
불순물로서 탄소가 사용될 때 주입탄소이온들의 농도는 점 d에서 상기 Ta 금속의 2% 또는 그 이상이 되도록 한다.
따라서, 상술한 방법에 의해 형성된 게이트 전극 배선(20)에서, 상기 제1절연막(23)에 가까운 Ta 배선층(22)의 표면부분만이 주입질소이온을 함유하게 됨에 따라 이 표면부분에서만 고유저항이 증가되고 Ta 배선층(22)의 전부분에서는 증가되지 않는다.
그 결과, 본 발명의 방법에 따라서 형성된 게이트 전극 배선(20)은 절연특성이 우수한 제1절연층(23)과 저항이 충분히 작은 Ta 배선층(22)을 갖게 된다.
이어 제2d도에 나타낸 바와 같이 양극산화에 의한 상기 제1절연층(23)의 형성이 완료된 후에는 층이 형성된 구조의 최상부 표면에 제2절연층(62)을 형성하기 위해 스퍼터링이나 CVD에 의해 SiNx를 예를 들어 300nm 정도의 두께로 증착한다. 이어 제2e도에서와 같이, 상기 제2절연층(62)의 전표면 상에 플라즈마 CVD에 의해 비정질 실리콘(a-Si) 및 SiNx를 각각 30nm 및 200nm 정도의 두께로 증착한다.
그 후, 이렇게 증착된 층들을 TFT(50)를 형성하는 상기 게이트 전극(20a) 위에 놓인 제2절연층(62) 부분만을 덮는 반도체층(63)을 형성하기 위해서 사진식각법(photoetching)에 의해 식각되고, 상기 반도체층(63) 위에 제3절연층이 사진식각법으로 형성된다.
이어 제2f도에 나타낸 바와 같이, 인(P)이 도우핑된 비정질 실리콘(a-Si)을 약 100nm 정도의 두께로 상기 층을 이루는 구조(이하 '층구조'라 함)의 전체표면상에 플라즈마 CVD에 의해 증착한다.
그 다음, 상기 제3절연층(64)의 중앙부위에 증착된 상기 비정질 실리콘(a-Si)부분을 사진식각법으로 제거함으로써 비정질 실리컨층(65)은 상기 반도체층(63)을 덮고 상기 제3절연층(64)의 측면부위와 윗표면 외곽부분을 덮게 된다. 그 기에 제2g도에서와 같이, 스퍼터링에 의해 300nm의 두께까지 상기 층구조의 전체표면 상에 Mo를 증착한다. 그 후, 상기 제3절연층(64)의 중앙부위의 상기 Mo을 사진식각법으로 제거함으로써 Mo으로 각각 이루어지는 드레인 전극(66)과 소오스전극(30a)을 형성한다.
그 다음, 제2h도에서 도시된 바와 같이, ITO(inium tin oxide)를 스퍼터링에 의해 상기 층구조의 전표면상에 증착한다. 이어, 상기 제3절연층(64)의 중앙부위에 증착된 상기 ITO 부분을 사진식각법으로 제거해 냄으로써 제1도에 도시된 화소 전극(40)과 ITO층(67)을 형성한다.
마지막으로 제2i도에 표시된 바와 같이, 플라즈마 CVD에 의해 상기 층구조의 전표면상에 SiNx를 증착하여 보호막(68)을 형성한다.
이렇게 함으로써 액티브 매트릭스 기판이 완성된다.
상술한 방법으로 얻게되는 액티브 매트리스 기판에서 양극 산화에 의해 형성된 절연층(23)을 갖는 게이트 전극 배선들(20)은 작은 고유저항을 갖기 때문에 액티브 매트릭스 기판의 폭을 넓힐 수 있게 되며, 과도 기생 커패시턴스(excessive parasitic capacitance), 누화(crosstalk) 제작의 어려움 등과 같은 문제가 발생되지 않기 때문에 작고 좁게 게이트 전극 배선들(20)을 형성할 수 있다.
게다가, 질소가 주입된 제1절연층(23)을 우수한 절연특성을 갖기 때문에 게이트 전극 배선들(20)과 소오스 전극 배선들(30)간의 절연특성이 나빠지는 문제가 생기지 않는다.
예 2
제5도는 본 발명에 따라 형성된 게이트 전극 배선들을 갖는 액티브 매트릭스 기판의 다른 예를 나타낸 것이다.
본 예의 액티브 매트릭스 기판은 유리 기판(10) 위에 행렬로 배열된 복수의 화소 전극들(40)과, 본 발명의 방법에 따라 상기 화소 전극들(40)의 행방향으로 형성된 복수의 스캐닝 신호 배선들(scanning signal wirings)(70)을 포함한다.
상기 화소 전극들(40) 각각은 TFD(thin film diode)를 통하여 인접한 스캐닝 신호 배선(760)과 전기적으로 연결된다.
제5도에는 간단히 나타내기 위하여 TFD를 통하여 하나의 화소전극(40)과, 화소전극(40)에 연결된 스캐닝 신호전극(70)만을 나타내었다.
이제부터 제6a도 내지 제6e도를 참조하면서 본 예의 액티브 매트릭스 기판을 제조하는 방법에 대해 상세히 기술하겠다. 먼저, 제6a도에 나타낸 바와 같이, 상기 스캐닝 신호 배선(70)을 형성하기 위하여, 체심 입방정 격자구조를 갖는 Nb를 유리기판(10)의 표면상에 수 나노미터(nm)에서 100nm 정도의 두께(바람직하게는 5 내지 15nm)로 증착한다.
그 후, 약 100-500nm 정도의 두께(바람직하게는 250-350nm)로 스퍼터링에 의해 상기 Nb층상에 질소가 도우핑되지 않은 Ta를 증착한다.
상기 Ta층 상에는 스캐닝 신호 배선들(도시되지 않음)의 패턴으로 래지스트를 도포하고, 상기 레지스트가 도포되지 않은 부분의 Nb 층 및 Ta 층을 식각하여 제거함으로써 스캐닝 신호 배선(74) 및 질소를 Ta 배선층(82)을 얻게 된다.
제6b도에 도시된 공정에서는 제2b도를 참조하면서 제1예에서 앞서 설명한 바와 동일한 조건하에서 이온 샤워링에 의해 불순물로서 Ta 배선층(72)에 주입한다.
이와 같은 불순물의 주입은 플라즈마 열처리에 의해 수행될 수도 있으며, 플라즈마 열처리의 조건을 제2b도를 참조하면서 제1예에서 설명한 바와 동일하다.
그런 후, 제6c도에 도시된 바와 같이 Ta 배선층(72) 및 Nb 배선층(71)의 노출된 표면을 양극산화시킴으로써 Nb 배선층(71) 및 Ta 배선층(72)을 덮는 제1절연층(73)을 형성한다.
따라서, 상기 유리 기판(10)위에는 스캐닝 신호 배선들 (70)이 형성된다.
본 예에서는, 제1예에서 제3도의 d2에 해당하는 양극산화 이전의 Nb 배선층(71) 및 Ta 배선층(72)의 두께는 약 100-500nm 정도이고, 제3도의 d1에 해당하는 상기 양극산화 후의 제1절연층(73)의 두께는 약 20-200nm 정도이다.
제1예에서와 같이, 상기 제1절연층(73)과 가까운 Ta 배선층(72)의 표면 부위에만 질소이온들을 주입한다.
따라서, 이 표면부위에서만 고유저항이 증가되지만, 상기 Ta 배선층(72)의 전체 부분에서 증가되지는 않는다.
게다가, 상기 제1절연층(73)은 전압의 영점축에 대해 대칭을 이루는 전압-전류특성을 갖는다.
다음, 제6d도에서와 같이 상기 층구조의 전표면상에 스퍼터링에 의해 ITO를 증착한 후 사진식각법으로 소정의 형태로 패턴하여 화소 전극(40)을 형성한다.
이어 제6e도에 도시한 바와 같이, 상기 층구조의 전체 표면상에 스퍼터링에 의해 Cr을 증착하고 사진식각법으로 식각하여 상기 스캐닝 신호 배선(70)위를 지나고 상기 화소 전극(40)과 부분적으로 겹쳐지는 상부 전극(80)을 형성한다. 이렇게 함으로써 액티브 매트릭스 기판이 완성된다.
이상에서 설명한 바와 같이, 본 발명에서는, 금속층에 불순물을 주입한 이후에 상기 금속층의 표면부분을 산화시켜 금속 배선을 형성하기 때문에 금속층의 산화된 표면 부위만 높은 고유 저항을 갖게 되고 상기 금속층의 다른 부위는 낮은 고유 저항을 갖는 본 발명의 기술적 범위와 사상을 벗어나지 않는 범위내에서 다양한 변형들이 가능하다는 것을 본 발명이 속하는 분야의 통상 전문가들은 잘 이해할 수 있을 것이므로 본 명세서 뒤에 첨부된 청구범위는 본 명세서에만 한정되는 것이 아니라 더 넓게 해석된다.

Claims (7)

  1. 절연 기판 위에 금속 배선들을 생성시키는 방법에 있어서, 상기 절연 기판상의 소정 위치에 산화 가능한 금속으로 이루어지는 금속 배선층을 소정의 형태로 형성하는 단계와, 상기 금속 배선층에 불순물 원소를 주입하는 단계와, 상기 불순물 원소의 주입이 완료된 후, 상기 금속 배선층의 표면을 산화시켜 절연층을 형성하는 단계를 포함하는 것을 특징으로 하는 절연 기판상의 금속 배선 생성방법.
  2. 제1항에 있어서, 상기 금속 배선층은 Ta, Nb, Ti 및 Al 중 어느 하나로 이루어지는 것을 특징으로 하는 절연 기판상의 금속 배선 생성방법.
  3. 제1항에 있어서, 상기 불순물 원소는 질소와 탄소 중 어느 하나인 것을 특징으로 하는 절연 기판 상의 금속 배선 생성방법.
  4. 제1항에 있어서, 상기 금속 배선층의 상기 불순물 원소 주입단계는 이온 샤워링에 의해 수행되는 것을 특징으로 하는 절연 기판상의 금속 배선 생성방법.
  5. 제1항에 있어서, 상기 금속 배선층의 상기 불순물 원소 주입단계는 플라즈마 열처리에 의해 수행되는 것을 특징으로 하는 절연 기판 상의 금속 배선 생성방법.
  6. 제1항에 있어서, 상기 금속 배선들은 박막 트랜지스터들을 사용하는 액티브 매트릭스 기판을 위한 게이트 전극 배선들을 포함하는 것을 특징으로 하는 절연 기판상의 금속 배선 생성방법.
  7. 제1항에 있어서, 상기 금속 배선들은 박막 다이오드들을 사용하는 액티브 매트릭스 기판을 위한 스캐닝 신호 배선들을 포함하는 것을 특징으로 하는 절연 기판상의 금속 배선 생성방법.
KR1019930008147A 1992-05-12 1993-05-12 절연 기판상의 금속 배선 생성방법 KR970005000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-119285 1992-05-12
JP11928592 1992-05-12

Publications (2)

Publication Number Publication Date
KR940006432A KR940006432A (ko) 1994-03-23
KR970005000B1 true KR970005000B1 (ko) 1997-04-10

Family

ID=14757614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008147A KR970005000B1 (ko) 1992-05-12 1993-05-12 절연 기판상의 금속 배선 생성방법

Country Status (6)

Country Link
US (1) US5518936A (ko)
EP (1) EP0570205B1 (ko)
JP (1) JP2905032B2 (ko)
KR (1) KR970005000B1 (ko)
DE (1) DE69325849T2 (ko)
TW (1) TW221523B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0582387B1 (en) * 1992-08-05 1999-05-26 Sharp Kabushiki Kaisha Metallic wiring board and method for producing the same
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5610084A (en) * 1995-04-21 1997-03-11 U.S. Phillips Corporation Method of manufacturing an antifuse utilizing nitrogen implantation
US5837592A (en) * 1995-12-07 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stabilizing polysilicon resistors
KR100205301B1 (ko) * 1995-12-26 1999-07-01 구본준 금속배선구조 및 형성방법
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6166428A (en) * 1997-08-25 2000-12-26 Advanced Micro Devices, Inc. Formation of a barrier layer for tungsten damascene interconnects by nitrogen implantation of amorphous silicon or polysilicon
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6887353B1 (en) 1997-12-19 2005-05-03 Applied Materials, Inc. Tailored barrier layer which provides improved copper interconnect electromigration resistance
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
KR20000043666A (ko) * 1998-12-29 2000-07-15 신현준 전로용 슬래그 코팅재
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6955835B2 (en) * 2003-04-30 2005-10-18 Hewlett-Packard Development Company, L.P. Method for forming compressive alpha-tantalum on substrates and devices including the same
US20060084217A1 (en) * 2004-10-20 2006-04-20 Freescale Semiconductor, Inc. Plasma impurification of a metal gate in a semiconductor fabrication process
TW200913269A (en) * 2007-09-03 2009-03-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
US9391152B1 (en) * 2015-01-20 2016-07-12 International Business Machines Corporation Implantation formed metal-insulator-semiconductor (MIS) contacts

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
EP0058548B1 (en) * 1981-02-16 1986-08-06 Fujitsu Limited Method of producing mosfet type semiconductor device
DE3783405T2 (de) * 1986-08-19 1993-08-05 Fujitsu Ltd Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
US5254870A (en) * 1988-05-07 1993-10-19 Seiko Epson Corporation Static random access memory having memory cells with electric field shielding for cell load resistances
JPH02106723A (ja) * 1988-10-17 1990-04-18 Toppan Printing Co Ltd 薄膜トランジスタアレイ
US5236866A (en) * 1988-10-25 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor
JP2795883B2 (ja) * 1989-03-24 1998-09-10 シチズン時計株式会社 液晶表示装置における非線形素子
JPH0770725B2 (ja) * 1989-03-29 1995-07-31 シャープ株式会社 半導体装置の製造方法
JPH0351823A (ja) * 1989-07-20 1991-03-06 Citizen Watch Co Ltd Ｍｉｍ型非線形スイッチング素子の製造方法
JPH03248568A (ja) * 1990-02-27 1991-11-06 Fuji Xerox Co Ltd 薄膜半導体装置
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5250459A (en) * 1992-04-14 1993-10-05 Micron Technology, Inc. Electrically programmable low resistive antifuse element

Also Published As

Publication number Publication date
JPH0629534A (ja) 1994-02-04
TW221523B (ko) 1994-03-01
EP0570205A1 (en) 1993-11-18
US5518936A (en) 1996-05-21
DE69325849D1 (de) 1999-09-09
EP0570205B1 (en) 1999-08-04
JP2905032B2 (ja) 1999-06-14
KR940006432A (ko) 1994-03-23
DE69325849T2 (de) 2000-01-05

Similar Documents

Publication Publication Date Title
KR970005000B1 (ko) 절연 기판상의 금속 배선 생성방법
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
US4905066A (en) Thin-film transistor
KR970010685B1 (ko) 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
KR100238510B1 (ko) 박막트랜지스터와 그 제조방법 및 이를 이용한 액정표시장치
KR910001872B1 (ko) 반도체장치
EP0622855B1 (en) Drain/source contact of a thin film transistor
US5334544A (en) Method of making thin film transistors
US5352907A (en) Thin-film transistor
JPH07181514A (ja) 液晶表示装置
US9799678B2 (en) Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same
EP0683525B1 (en) Thin-film transistor array for display
JP3657371B2 (ja) アクティブマトリクス型表示装置
EP0530051B1 (en) A semiconductor device and a method for producing the same
JP3139764B2 (ja) 配線材料及び液晶表示装置
JPH05341324A (ja) 金属配線基板及びその製造方法
JPH01219721A (ja) 金属絶縁物構造体及び液晶表示装置
EP0582387B1 (en) Metallic wiring board and method for producing the same
JP2879746B2 (ja) 半導体パネル
JPH07106586A (ja) 液晶表示装置
JPH0273330A (ja) アクティブマトリクス基板
KR20080021517A (ko) 표시 장치와 그 제조 방법
JPH053318A (ja) 薄膜トランジスタと薄膜トランジスタの製造方法
JP2910646B2 (ja) 薄膜トランジスタアレイとその製造方法
JPH05242970A (ja) 積層ｔｆｔ駆動薄膜ｅｌ素子

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee