KR970004474B1 - 디지탈 데이타 처리기 및 그 방법 - Google Patents

디지탈 데이타 처리기 및 그 방법 Download PDF

Info

Publication number
KR970004474B1
KR970004474B1 KR1019880013891A KR880013891A KR970004474B1 KR 970004474 B1 KR970004474 B1 KR 970004474B1 KR 1019880013891 A KR1019880013891 A KR 1019880013891A KR 880013891 A KR880013891 A KR 880013891A KR 970004474 B1 KR970004474 B1 KR 970004474B1
Authority
KR
South Korea
Prior art keywords
operand
execution
instructions
result
data processor
Prior art date
Application number
KR1019880013891A
Other languages
English (en)
Other versions
KR890007164A (ko
Inventor
탈감 요아브
커크패트릭 앨섭 미치
에이. 크링션 제임스
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉로너 filed Critical 모토로라 인코포레이티드
Publication of KR890007164A publication Critical patent/KR890007164A/ko
Application granted granted Critical
Publication of KR970004474B1 publication Critical patent/KR970004474B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

요약없음

Description

디지탈 데이타 처리기 및 그 방법
제1도는 본 발명이 유용하게 채택될 수 있는 데이타 처리기의 블록 다이아그램.
제2도는 제1도의 수행 장치내에서 본 발명의 EVALUATE 인스트러션의 양호한 수행을 나타낸 도면.
*도면의 주요부분에 대한 부호의 설명*
14a, 14b : 수행장치16 : 레지스터
18 : 메모리
본 발명은 일반적으로 디지탈 데이타 처리기에 관한 것이며, 특히 상기 처리기에 존재하는 상태를 정확하게 검토하는 능력을 가진 디지탈 데이타 처리기에 관한 것이다.
일반적으로, 디지탈 데이타 처리기는 대부분의 인스트럭션의 수행 결과로서, 상기 인스트럭션이 완료된 현재의 상태에서 상기 처리기를 구비하는 하드웨어내 존재하는 선택된 "상태"를 반영하는 하나이상의 "상태코드"를 발생한다.
예로서, 하나이상의 "데이타 오퍼랜드" 상에서 산술 또는 논리 인스트럭션이 수행된 결과로서, "결과 오퍼랜드"가 제로인 경우에는 제로(Z), 결과 오퍼랜드가 네가티브인 경우에는 네가티브(N), 특별한 오퍼레이션의 결과로서 산술 및 논리 장치(ALU)에서 오버플로우가 발생한 경우에는 오버플로우(O) 또는 상기 오퍼레이션의 결과로서 ALU가 캐리-아웃 신호를 공급하는 경우에는 캐리-아웃(C)과 같은 상태 코드를 상기 처리기가 검토할 것이다. 종종, 메모리로 또는 메모리로부터 또는 워킹 레지스터간에 데이타 오퍼랜드의 단순한 이동을 요구하는 인스트럭션의 수행 결과로서, 상기 처리기는 많은 수의 동일한 상태 코드를 검토할 것이다. 전형적으로, 검토된 상태 코드는 실제적으로 필요로 하든 필요로 하지 않든 "상태 코드 레지스터(CCR)"등에 자동적으로 기억된다.
통상적으로 CCR의 내용은 이후에 프로그램에서 수행된 "브렌치" 또는 "점프"와 같은 상태 제어 전송 인스트럭션에 의해 사용된다. 또는, 상기 내용은 데이타 이동 인스트럭션을 사용하여 CCR로부터 워킹 레지스터 또는 메모리로 이동될 수 있다. 그후 각각의 코드비트는 요구되는 만큼 격리되어 사용될 수 있다. 그러나, 상태 코드는 종종 아주 원시적인 형식을 가지므로 "보다 큰(GT)" 또는 "작거나 같은(LE)"과 같이 보다 유용한 논리 서술의 통합은 일반적으로 하나이상의 부가적인 인스트럭션의 수행을 요구한다.
상태 처리기는 모든 인스트럭션이 실제적으로 수행된 후에 몇가지 상태를 자동적으로 검토하므로, 상태코드는 바로 다음의 인스트럭션에 의해 사용되어야 하거나 또는 전혀 사용되지 않아야 한다. 대부분의 오퍼레이션의 결과로 발생하는 상태코드는, 사용된다면 다음 조건 브랜치 인스트럭션을 제어하는데 사용 되므로, 상기 제한은 보통 수용가능하다. 한편, "파이프라인(pipelined)" 처리기에 있어서 상기 제한 파이프 라인의 스테이지 수가 증가함에 따라 보다 적게 수용 가능해진다. 특정한 오퍼레이션으로부터 발생되는 상태코드가 바로 다음의 인스트럭션 이외의 인스트럭션에 의해 사용되어야 하는 경우 바로 다음의 인스트럭션은 CCR로부터 나온 상태 코드를 워킹 레지스터나 메모리로 전송해야 한다. 그렇지 않으면 상태코드를 필요로 할 때마다 원래의 오퍼레이션이 반복되어야 한다. 어느 경우에 있어서든 필요로 할 때 임계적인 상태 코드를 사용 가능하게 하기 위해 하나이상의 부가적인 인스트럭션이 수행되어야 한다.
한가지 이상형태의 수행장치(EU)를 가지는 데이타 처리기에 있어서, 각 장치에 대한 상태 코드의 포맷 및 의미는 유일하다. 모든 상태 코드를 단일 CCR로 분류하는 것이 보통이지만 EU가 상이한 수행 시간을 가지는 경우 복잡한 일정을 초래한다. 이는 또한, EU의 "혼합체(mix)"를 변화시키는 구조상의 자유를 제한시킨다. 부가적으로, 상이한 형태의 EU는 일반적으로 상응하는 조건 브랜치 인스트럭션을 요구한다. 상기 인스트럭션의 요구는 인스트럭션의 디코딩음 보다 어렵게 만들고 상기 코드를 수용하고 부가적인 하드웨어를 요구한다. 상태코드를 기계 번역하고 각각의 브랜치 인스트럭션의 수행을 제어하기 위한 부가적인 하드웨어를 요구한다.
다중 EU를 가지는 다른 데이타 처리기에 있어서, 상태 코드 검토는 맹목적인 것이 아니며 명백한 요구에 응답하여서만 발생한다. 상기와 같은 처리기중 어떤 처리기에 있어서, "비교 및 브랜치" 인스트럭션이 정의되어 있는데 상기 브랜치는 특별한 논리 서술의 검토를 조건으로 한다. 다른 처리기에 있어서는 "세트 온 상태(set on condition)" 인스트럭션이 정의되는데, 결과 오퍼랜드는 상세히 설명된 논리 서술의 논리적 진리값으로 세트된다. 또한 결과적으로 부가적인 인스트럭션의 필요성은 부가적인 디코드 및 제어논리를 요구한다.
따라서, 본 발명의 목적은 오직 명백한 인스트럭션에 응답하여 다수의 상태를 동시에 검토하는 데이타 처리기를 공급하는 것이다.
본 발명의 또다른 목적은 한 셋트의 (logical predicates) 항으로 상태가 검보되는 처리기를 공급하는 것이다.
본 발명의 또다른 목적은, 결과 오퍼랜드의 각각의 비트로서 처리기내에 존재하는 상태를 사용하여 검토된, 논리 서술의 각각의 진리값을 공급하는 처리기를 공급하는 것이다.
상기 및 다른 목적은, 다수의 인스트럭션을 제각기 수행하고 다수의 인스트럭션중 최소한 하나의 인스트럭션의 수행에 응답하여 결과 오퍼랜드를 공급하는 수행장치 및 다수의 인스트럭션에 있어서 각각의 인스트럭션의 수행장치에 의한 수행을 제어하는 제어 장치를 구비하는 데이타 처리기에서 성취된다. 본 발명에 따라, 상기 처리기는 다수의 인스트럭션중 선택된 인스트럭션의 수행에만 응답하여 수행장치에서 상태를 검토하는 상태 검토 논리를 포함하여 수행장치는 결과 오퍼랜드로서 검토된 상태를 공급한다.
제1도에서 도시된 바와 같이, 데이타 처리기(10)는, 어드레스 버스(20), 제어 버스(22) 및 데이타 버스(24)를 통해 연락하는 제어장치(CU)(12), 한쌍의 수행장치(EU)(14a 및 14b), 한 세트의 레지스터(16) 및 메모리(18)를 구비한다. 일반적으로 감독자 및 사용자에 의한 프로그램은 인스트럭션의 시퀀스의 형식으로 메모리(18)에 기억된다. CU(12)는 메모리(18)로부터 인스트럭션을 연속적으로 펫치하여, 수행을 위해 EU(14a 및 14b)중 적절한 곳으로 각각의 인스트럭션을 급송한다. 인스트럭션에 따라, 선택된 EU(14a 또는 14b)는 선택된 "소스" 레지스터(16)에 의해 공급된 하나 이상의 입력 오퍼랜드에 의해 특별한 산술 또는 논리 오포레이션을 수행하며 선택된 목적지(destination) 레지스터(16)에 기억시키기 위해 결과 오퍼랜드를 반송한다. 상기 결과 오퍼랜드는 각각의 레지스터에 남겨질 것이며 연속된 오퍼레이션에서 사용되거나 보다 많은 향의 기억을 위해 메모리(18)로 이동될 것이다. 결과 오퍼랜드의 특성의 일부는 오퍼레이션이 완료된 현재 시간에 특별한 EU(14a 또는 14b)의 상태로부터 결정된 것이다. 예로서, 결과 오퍼랜드가 제로(Z)임을 인식하는데 있어서 편리하다. 유사하게 결과 오퍼랜드의 부호(S)도 일반적으로 중요하다. 어떤 상황에 있어서는, 캐리-아웃(C)이 특별한 산숨 오퍼레이션의 결과로서 발생 되었는지의 여부를 인식하는데 매우 유용하다. 상기 "상태 코드"를 사용하여 프로그램 흐름 에러 상태 등에 대한 판단이 이루어질 수 있다. 그러나, 상기 단순한 상태 코드를 사용하여 보다 유용한 논리 서술을 검토하기 위한 판단 처리가 단순화될 것이다.
본 발명에 따라, 상태 검토는 '맹목적'인 것이 아니며, 즉, EU(14a 또는 14b)중 어느하나도 정상적인 산술 또는 논리 오퍼레이션의 수행 결과로서 어떠한 상태도 검토하지 않는다. 대신 상태 검토는 "명백한" 것인데 즉 EU(14a 또는 14b)가 오직 각 EU에 특정한 상태 검토(EVALUATE), 니스트럭션의 수행에만 응답하여 상태를 검토할 것이다. 적절한 형식에 있어서, 상기 검토는 논리 서술의 진리 값을 결정하는 것으로서 이루어진다. 상기 진리값은 결과 오퍼랜드의 각각의 비트를 "채우며" 특별한 목적지 레지스터(16)로 반송된다. 단순한 "비트값에 의한 브래치" 인스트럭션을 사용하여 각각의 논리 서술의 진리 값에 의해 판단이 이루어질 수 있다. 다른 방법으로는, 하나이상의 비트가 발췌되어 또다른 처리나 배열을 위해 격리될 수 있다.
일반적으로 EVALUATE 인스트럭션은 다수의 형식중 어떤 형식이든지 채택할 수 있다. 예로서, 다중 EU(14a 또는 14b)가 존재하는 경우, 일반적인 형식은 다음과 같다.
비교 : Sx, Sy, Dz : EU
여기에서 :
Sx, Sy =일반적으로 레지스터에서, 검토될 입력 오퍼랜드에 대한 지시자.
nz=결과 오퍼랜드에 대한 지시자로서, 일반적으로 레지스터 및,
Eu=검토를 수행하기 위해 선택된, EU((14a 또는 14b)중 하나에 대한 지시자.
단일 Eu만이 사용가능할 때, 상기 형식은 다음과 같이 간략화 될 수 있다.
비교 : Sx, Sy, Dz
여기에서 :
Sx, Sy =일반적으로 레지스터에서, 검토될 입력 오퍼랜드에 대한 지시자.
nz=결과 오퍼랜드의 목적지에 대한 지시자로서, 일반적으로 레지스터
원시적인 EVALUATE 인스트럭션은 다음의 형식을 가진다.
EVALUATE =Sx, Dz
여기에서 :
Sx=검토될 입력 오퍼랜드에 대한 지시자로서, 일반적으로 레지스터.
Dz=결과 오퍼랜드의 목적지에 대한 지시자로서 일반적으로 레지스터.
물론, 원시적인 EVALUATE는, 하나의 입력 오퍼랜드기 제로(0)가 되는 경우 일반적인 형식을 사용하여 수행될 수 있다.
일반적으로, 각각의 EU(14a 또는 14b)는 예로서 정수나 부동점과 같은 단일형태의 오퍼랜드상에서 동작한다. 그러나, 일반적인 형식은 오퍼랜드의 혼합된 형태상에서 동작가능한 EU(14a 또는 14b)에 똑같이 적합하다.
적합한 형식에 있어서, 정수-형 EVALUATE 인스트럭션은 다수의 상이한 논리 서술을 검토하며 아래와 같이, 결과 오퍼랜드의 각각의 비트로서 각각의 진리값을 반송한다.
Figure kpo00001
여기에서, EQ : Sx==Sy인 경우에만 참(1)
NE : Sx ! = Sy인 경우에만 참(1)
GT : Sx＞Sy인 경우에만 참(1)
LE : Sx＜=Sy인 경우에만 참(1)
LT : Sx＜Sy인 경우에만 참(1)
GE : Sx＞=Sy인 경우에만 참(1)
HI : SxU＞Sy인 경우에만 참(1)
LS :Sxu＜=S인 경우에만 참(1)
LO : SxU＜Sy인 경우에만 참(1)
HS : SxU=Sy인 경우에만 참(1)
U는 부호화 되지 않은 비교를 의미한다.
EVALUATE인스트럭션의 두가지 형식은 모두 수행 할 수 있는 정수 EU(14a)의 적합한 실시예가 제2도에서 도시된다. 일반적으로, 제 1 및 제 2 입력 오퍼랜드, OP1 및 OP2는 동시에 산술장치(AU)(26) 및 논리 장치(28)로의 입력이 된다. AU(26)에 있어서, 두 개의 입력 오퍼랜드는 동일한 폭 즉, 32-비트로 확장된 제로이다. 확장된 오퍼랜드 OP2는, 케리-아웃(C)이 발생되는 경우 및 차이의 부호(S)를 결정하기 위해 확장된 OP1으로부터 감산된다. 동시에, LU(28)에서 입력 오퍼랜드는 비트-비이-비트(bit-by-bit)로 논리적으로 EXCLUSIVE OR 된다. LU(28)의 32-비트 출력은, 두 개의 오퍼랜드가 논리적으로 동일한 경우에 제로(Z) 신호를 주장한 OR 게이트(30)의 입력이 된다. 불연속적인 논리나 PLA에서 수행된 검토(EVAL) 논리(32)는 아래와 같이 C, S 및 Z 신호를 논리적으로 결합시킨다.
Figure kpo00002
여기에서,
Figure kpo00003
=＞ 논리적 역, & =＞ 논리적 AND, ＋ =＞ 논리적 OR
적절한 형식에 있어서, 부동점 형태의 EVALUATE 인스트럭션은 다수의 사이한 논리 서술을 검토하며, 아래에서 상세히 설명될 바와 같이 결과 오퍼랜드의 각각의 비트로서 각각의 진리값을 반송한다.
모든 산술 연산은 IEEE P754 기준에 따라 수행 된다.
Figure kpo00004
여기에서, NC : Sx 및 SY가 비교될 수 없는 경우에만 참(1)
CP : Sx 및 SY가 비교될 수 없는 경우에만 참(1)
EQ : Sx==Sy인 경우에만 참(1)
NE : Sx ! = Sy인 경우에만 참(1)
GT : Sx＞Sy인 경우에만 참(1)
LE : Sx＜=Sy인 경우에만 참(1)
LT : Sx＜Sy인 경우에만 참(1)
GE : Sx＞=Sy인 경우에만 참(1)
HI : Sy＞=0 및 ((Sx＞Sy) OR (Sx＜0))인 경우에만 참(1)
LS : Sy＞=0 및 ((Sx＜=Sy) AND (Sx=＞0))인 경우에만 참(1)
LO : Sy＞=0 및 ((Sx＜Sy) AND (Sx＞0))인 경우에만 참(1)
HS : Sy＞=0 및 ((Sx＞=Sy) OR (Sx＜=0))인 경우에만 참(1)
중요한 상태가 하나이상의 입력 오퍼랜드에 관계되어 있을지라고, EVALUATE 인스트럭션은 상기 상태로 제한되지 않는다. 예로서 EU(14a 또는 14b)에 있어서, 패리티와 같이, 오퍼랜드에 관계되지 않은 다른 상태가 중요할 수도 있다. 원한다면 상기 오퍼랜드-비의존성 상태는, 오퍼랜드-의존성 상태가 검토되어 오퍼랜드-의존성 상태에 전적으로 의존하지 않는 결과 오퍼랜드의 비트에 공급되는 것과 동시에 검토될 것이다.
본 발명이 적합한 형식으로 기술되었더라고 본 발명의 정신 및 범위로부터 벗어나지 않고 다양한 변화 및 수정이 이루어질 수 있을 것이다.

Claims (3)

  1. 다수의 인스트럭션을 제각기 수행하고 상기다수의 인스트럭션중 하나이상의 수행에 응답하여 결과 오퍼랜드를 공급하는 수행장치 및 상기 다수의 인스트럭션의 각각의 수행장치에 의한 수행을 제어하는 제어장치를 구비하는 디지탈 데이타 처리기에 있어서, 수행장치에서, 상기 다수의 인스트럭션중 선택된 하나의 인스트럭션의 수행에 응답하여서만 수행장치에서 상태를 검토하는 상태 검토 수단을 구비하는데, 상기 수행장치는 상기 검토된 상태를 상기 결과 오퍼랜드로서 공급하는 것을 특징으로 하는 디지탈 데이타 처리기.
  2. 다수의 인스트럭션을 제각기 수행하고 상기 다수의 인스트럭션중 하나이상의 수행에 응답하여 결과 오퍼랜드를 공급하는 수행장치 및 상기 다수 인스트럭션의 각각의 수행장치에 의한 수행을 제어하는 인스트럭션제어장치를 구비하는 디지탈 데이타 처리기내에서, 상기 다수의 인스트럭션중 선택된 하나의 인스트럭션의 수행에 응답하여서만 수행장치에서 다수의 상태를 검토하는 단계 및 상기 검토된 상태를 상기 결과 오퍼랜드로서 공급하는 단계를 포함하는 것을 특징으로 하는 상태 검토 방법.
  3. 제1오퍼랜드를 제2오퍼랜드에 비교하는 방법에 있어서, 제1오퍼랜드와 제2오퍼랜드를 EXCLUSIVE OR 하는 단계, 부호화된 차이름 제공하기 위해 제2오퍼랜드로부터 제1오퍼랜드를 감산하는 단계, 제1 및 제2오퍼랜드가 논리적으로 동일한 경우, 제로(Z), 제2오퍼랜드가 제1오퍼랜드보다 큰 경우, 캐리(C) 및 상기 차이가 양인 경우, 부호(S)를 구비하는 상태코드의 제1조를 발생하는 단계, 및 제1오퍼랜드가 제2오퍼랜드와 동일한 경우, 동일(EQ), 제1오퍼랜드가 제2오퍼랜드와 동일하지 않은 경우, 비동일(NE), 제1오퍼랜드가 제2오퍼랜드보다 큰 경우, 보다 큰(GT), 제1오퍼랜드가 제2오퍼랜드보다 크거나 같은 경우, 크거나 같은(GE), 제1오퍼랜드가 제2오퍼랜드보다 작은 경우, 보다 작은(LT) 및 제1오퍼랜드가 제2오퍼랜드보다 작거나 같은 경우, 작거나 같은(LE)을 포함하는 상태 코드의 제2조류 발생시키기 위해 상태 코드의 제1조를 논리적으로 결합시키는 단계 및, 데이타 오퍼랜드의 각각의 비트로서 상태 코드의 제2조를 공급하는 단계를 포함하는 것을 특징으로 하는 제1오퍼랜드를 제2오퍼랜드에 비교하는 방법.
KR1019880013891A 1987-10-26 1988-10-25 디지탈 데이타 처리기 및 그 방법 KR970004474B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US112,597 1987-10-26
US112.597 1987-10-26
US07/112,597 US4914581A (en) 1987-10-26 1987-10-26 Method and apparatus for explicitly evaluating conditions in a data processor

Publications (2)

Publication Number Publication Date
KR890007164A KR890007164A (ko) 1989-06-19
KR970004474B1 true KR970004474B1 (ko) 1997-03-28

Family

ID=22344793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880013891A KR970004474B1 (ko) 1987-10-26 1988-10-25 디지탈 데이타 처리기 및 그 방법

Country Status (6)

Country Link
US (1) US4914581A (ko)
EP (1) EP0313817B1 (ko)
JP (1) JP2663287B2 (ko)
KR (1) KR970004474B1 (ko)
DE (1) DE3855124T2 (ko)
HK (1) HK1000738A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68927218T2 (de) * 1988-10-18 1997-02-06 Hewlett Packard Co Verfahren und Vorrichtung für Zustandskode in einem Zentralprozessor
US6000028A (en) * 1996-01-29 1999-12-07 Digital Equipment Corporation Means and apparatus for maintaining condition codes in an unevaluated state
US6223278B1 (en) * 1998-11-05 2001-04-24 Intel Corporation Method and apparatus for floating point (FP) status word handling in an out-of-order (000) Processor Pipeline

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434730A (en) * 1977-08-24 1979-03-14 Mitsubishi Electric Corp Arithmetic unit
US4348722A (en) * 1980-04-03 1982-09-07 Motorola, Inc. Bus error recognition for microprogrammed data processor
US4509116A (en) * 1982-04-21 1985-04-02 Digital Equipment Corporation Special instruction processing unit for data processing system
JPS5979350A (ja) * 1982-10-29 1984-05-08 Toshiba Corp 浮動小数点演算装置
JPS59125441A (ja) * 1982-12-30 1984-07-19 Fujitsu Ltd デ−タ処理装置
JPS6043751A (ja) * 1983-08-18 1985-03-08 Hitachi Ltd 情報処理装置
US4683546A (en) * 1984-01-03 1987-07-28 Motorola, Inc. Floating point condition code generation
JPH0789314B2 (ja) * 1984-01-03 1995-09-27 モトローラ・インコーポレーテッド 浮動小数点条件符号生成方式
US4779218A (en) * 1985-09-04 1988-10-18 Jauch Jeremy P Complex arithmetic unit
US4777613A (en) * 1986-04-01 1988-10-11 Motorola Inc. Floating point numeric data processor

Also Published As

Publication number Publication date
EP0313817A2 (en) 1989-05-03
US4914581A (en) 1990-04-03
DE3855124D1 (de) 1996-04-25
EP0313817B1 (en) 1996-03-20
KR890007164A (ko) 1989-06-19
HK1000738A1 (en) 1998-04-24
EP0313817A3 (en) 1991-02-06
DE3855124T2 (de) 1996-10-02
JP2663287B2 (ja) 1997-10-15
JPH01163836A (ja) 1989-06-28

Similar Documents

Publication Publication Date Title
US4578750A (en) Code determination using half-adder based operand comparator
US4879676A (en) Method and apparatus for precise floating point exceptions
US5212662A (en) Floating point arithmetic two cycle data flow
US5440702A (en) Data processing system with condition code architecture for executing single instruction range checking and limiting operations
KR970004474B1 (ko) 디지탈 데이타 처리기 및 그 방법
US6237085B1 (en) Processor and method for generating less than (LT), Greater than (GT), and equal to (EQ) condition code bits concurrent with a logical or complex operation
US6629118B1 (en) Zero result prediction
US20070005676A1 (en) Simple and amended saturation for pipelined arithmetic processors
JP3469645B2 (ja) データ駆動型情報処理装置
Vassiliadis et al. Brief communication Condition code predictor for fixed-point arithmetic units
US5045992A (en) Apparatus for executing instruction regardless of data types and thereafter selectively branching to other instruction upon determining of incompatible data type
EP0265948A2 (en) Data processor capable of immediately calculating branch address in relative address branch
JP2557629B2 (ja) 割込方式
EP0704793B1 (en) Method and circuit to compare the sum of two numbers to a third number
JP3110072B2 (ja) 事前正規化回路
JP2615746B2 (ja) ビット操作回路
JPH04286023A (ja) 演算回路
JP3137636B2 (ja) データ処理装置
JP3139011B2 (ja) 固定小数点プロセッサ
US20030115235A1 (en) Circuitry and method for performing non-arithmetic operations
JPH07134645A (ja) 情報処理用条件コード生成装置
JPH0553759A (ja) 固定小数点演算ユニツト
JPH05181642A (ja) 演算装置
JPH02240727A (ja) 浮動小数点演算装置
JPH05120052A (ja) セルフテスト機能付マイクロプロセツサ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070702

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee