JPS59125441A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS59125441A JPS59125441A JP57234065A JP23406582A JPS59125441A JP S59125441 A JPS59125441 A JP S59125441A JP 57234065 A JP57234065 A JP 57234065A JP 23406582 A JP23406582 A JP 23406582A JP S59125441 A JPS59125441 A JP S59125441A
- Authority
- JP
- Japan
- Prior art keywords
- register
- instruction
- address
- contents
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、レジスタ内容とオペランドで示されるアドレ
スとの比較全行うアドレス比較命令を実行し得るように
なったデータ処理装置に関するものである。
スとの比較全行うアドレス比較命令を実行し得るように
なったデータ処理装置に関するものである。
第１図は命令形式の１例を示す図・第２図は従来の比較
命令を説明する図である。第２図において、１はメモリ
、２はメモリ・アドレス金示す。
命令を説明する図である。第２図において、１はメモリ
、２はメモリ・アドレス金示す。
命令は２つの部分より構成される。１つは命令コードで
あり、実行すべき動作全指定する。もう１つはその動作
に関与するオペランドを指定する部分である。第１図に
示す命令形式の例は、４バイト形式のものであり、命令
の第１バイトが命令コードＯＰで、第２ないし第４バイ
トがオペランド（ｒＩ ｔ ｘｔ ｒ ｂｔ ＋ ｄ
ｔ ）である。従来は、命令の１つに ＣｒＩ ｒ ｄｔ （ｘ２ ＋ ｂｔ ）
という比較命令があるが、この比較命令は、ｂｔで指定
されるペース・レジスタの内容とＸ、で指定されるイン
デックス・レジスタの内容とｄ、で指定されるディスプ
レイスメントの値（Ｏないし２−１の値で表現）とを加
えて得られる第２図に示すようなメモリ１のオペランド
のアドレスが求められ、ここに格納されたデータ（第２
Ａ斜線部）の内容ＭＭｄ２とｒ、で指定されるレジスタ
の内容との比較を行うものである。したがって従来の比
較命令では、ｒ、で指定されるレジスタの内容に対して
、ｂ。
あり、実行すべき動作全指定する。もう１つはその動作
に関与するオペランドを指定する部分である。第１図に
示す命令形式の例は、４バイト形式のものであり、命令
の第１バイトが命令コードＯＰで、第２ないし第４バイ
トがオペランド（ｒＩ ｔ ｘｔ ｒ ｂｔ ＋ ｄ
ｔ ）である。従来は、命令の１つに ＣｒＩ ｒ ｄｔ （ｘ２ ＋ ｂｔ ）
という比較命令があるが、この比較命令は、ｂｔで指定
されるペース・レジスタの内容とＸ、で指定されるイン
デックス・レジスタの内容とｄ、で指定されるディスプ
レイスメントの値（Ｏないし２−１の値で表現）とを加
えて得られる第２図に示すようなメモリ１のオペランド
のアドレスが求められ、ここに格納されたデータ（第２
Ａ斜線部）の内容ＭＭｄ２とｒ、で指定されるレジスタ
の内容との比較を行うものである。したがって従来の比
較命令では、ｒ、で指定されるレジスタの内容に対して
、ｂ。
で指定されるレジスタり内容とＸ、で指定されるインデ
ックス・レジスタの内容とディスプレイスメントの値ｄ
、と金加えた値が比較できる命令がない。
ックス・レジスタの内容とディスプレイスメントの値ｄ
、と金加えた値が比較できる命令がない。
そのためユーザはコンベア命令が現われる度にデータの
定義を与えるか、又は一旦他のレジスタへロード・アド
レスしてコンベアしている。又、ペース・レジスタはア
ドレスの比較も行うことができないため、汎用レジスタ
にもってきて、汎用レジスタ上で比較を行っている。
定義を与えるか、又は一旦他のレジスタへロード・アド
レスしてコンベアしている。又、ペース・レジスタはア
ドレスの比較も行うことができないため、汎用レジスタ
にもってきて、汎用レジスタ上で比較を行っている。
例えば、ペース・レジスタのアドレス比較を行う場合に
は、 ■ ： ＬＧＢ ６．７ Ｃ６、ＨＥＮＳＵ ＤＣ ＨＥＮＳＵ ＤＣＡ（ＬＡＢＥＬ） ＬＡＢＥＬ ＤＣＸ’０ＵＯＯＯＯＯＯ’とすること
により、ペース・レジスタのアドレスを汎用レジスタに
ロードした後、ラベルが定義されているアドレスと比較
される。
は、 ■ ： ＬＧＢ ６．７ Ｃ６、ＨＥＮＳＵ ＤＣ ＨＥＮＳＵ ＤＣＡ（ＬＡＢＥＬ） ＬＡＢＥＬ ＤＣＸ’０ＵＯＯＯＯＯＯ’とすること
により、ペース・レジスタのアドレスを汎用レジスタに
ロードした後、ラベルが定義されているアドレスと比較
される。
又、カウンタ値の判定等の処理のため、汎用レジスタの
内容の比較を行う場合には、 ■ ： ＬＡ ４．８（０，０） ＣＲ５，４ ＤＣ とすることにより、まず汎用レジスタＧＲ４＝８とし、
次に汎用レジスタＧＲ５とＧ Ｒ４とが比較される。
内容の比較を行う場合には、 ■ ： ＬＡ ４．８（０，０） ＣＲ５，４ ＤＣ とすることにより、まず汎用レジスタＧＲ４＝８とし、
次に汎用レジスタＧＲ５とＧ Ｒ４とが比較される。
或いは、
■ ：
ＣＨ５，Ｘ
ＤＣ
Ｘ ＤＣＨ’８ｖ
とすることにより汎用レジスタＧＲ５の下位２バイトと
Ｘというデータが比較される。
Ｘというデータが比較される。
このように従来は、レジスタの内容とオペランドで示さ
れるアドレスとの比較を行える命令がないためステップ
数も多くなるなどの問題がある。
れるアドレスとの比較を行える命令がないためステップ
数も多くなるなどの問題がある。
本発明は、上記の考察に基づくものでらって、レジスタ
の内容とオペランドで示されるアドレスの比較を行える
ようにし、データ処理装置における処理ステップ数の削
減及び命令処理の高速化を図ることを目的とするもので
ある。
の内容とオペランドで示されるアドレスの比較を行える
ようにし、データ処理装置における処理ステップ数の削
減及び命令処理の高速化を図ることを目的とするもので
ある。
そのために本発明のデータ処理装置は、アドレス比較命
令及びペース・アドレス比較命令が実行し得るようにな
ったデータ処理装置であって、該データ処理装置は、ア
ドレス比較命令が発行された場合には、該アドレス比較
命令で指定される汎用レジスタの内容とオペランドで示
されるアドレスとの比較全行い、ペース・アドレス比較
命令が発行された場合には、該ペース・アドレス比較命
令で指定されるペース・レジスタの内容とオペランドで
示されるアドレスとの比較を行うと共に、上記比較の夫
々の結果において両者が一致したこと全東件に該一致を
示す内容のコンディション・コードを生成し、上記比較
の結果上記汎用レジスタの内容又は上記ベース・レジス
タの内容の方が大であることを条件に当該比較の結果を
示す内容のコンディション・コードを生成し、上記比較
の結果上記汎用レジスタの内容又は上記ベース・レジス
タの内容の方が小であることを条件に当該比較の結果を
示す内容のコンディション・コード金生成する処理全行
い得るように構成されたことを特徴とするものである。
令及びペース・アドレス比較命令が実行し得るようにな
ったデータ処理装置であって、該データ処理装置は、ア
ドレス比較命令が発行された場合には、該アドレス比較
命令で指定される汎用レジスタの内容とオペランドで示
されるアドレスとの比較全行い、ペース・アドレス比較
命令が発行された場合には、該ペース・アドレス比較命
令で指定されるペース・レジスタの内容とオペランドで
示されるアドレスとの比較を行うと共に、上記比較の夫
々の結果において両者が一致したこと全東件に該一致を
示す内容のコンディション・コードを生成し、上記比較
の結果上記汎用レジスタの内容又は上記ベース・レジス
タの内容の方が大であることを条件に当該比較の結果を
示す内容のコンディション・コードを生成し、上記比較
の結果上記汎用レジスタの内容又は上記ベース・レジス
タの内容の方が小であることを条件に当該比較の結果を
示す内容のコンディション・コード金生成する処理全行
い得るように構成されたことを特徴とするものである。
以下、本発明の実施例を図面を参照しつつ説明する。
第３図は終了条件のチェックを行う場合の本発明の１実
施例全説明する図、第４図は本発明が適用される命令に
よる処理の流れを示すフロー・チャートである。第３図
において、３はテーブル先頭ポインタ、４はサーチ範囲
ポインタ、５はメモリを示す。
施例全説明する図、第４図は本発明が適用される命令に
よる処理の流れを示すフロー・チャートである。第３図
において、３はテーブル先頭ポインタ、４はサーチ範囲
ポインタ、５はメモリを示す。
本発明は、汎用レジスタの内容とオペランドで示される
アドレスとの比較を行うアドレス比較命令（ＣＡ ；
ＣＯＭＰＡＲＥ ＡＤＤＲＥＳＳ ）及びベース・レ
ジスタの内容とオペランドで示されるアドレスとの比較
を行うベース・アドレス比較命令（ＣＢＡ；ｃｏＭｐＡ
ＲＥ ＢＡＳＥ ＡＤＤＲＥＳＳ）という新たな命令
を実行し得るようにするものである。
アドレスとの比較を行うアドレス比較命令（ＣＡ ；
ＣＯＭＰＡＲＥ ＡＤＤＲＥＳＳ ）及びベース・レ
ジスタの内容とオペランドで示されるアドレスとの比較
を行うベース・アドレス比較命令（ＣＢＡ；ｃｏＭｐＡ
ＲＥ ＢＡＳＥ ＡＤＤＲＥＳＳ）という新たな命令
を実行し得るようにするものである。
即ちＣＡ命令は、
ＣＡ ’Ｉ ＋ ｄｌ （Ｘ！ ＋ ｂ２）とされ
ると、汎用レジスタｒ１の内容と（ｘ、 −１−ｄ。
ると、汎用レジスタｒ１の内容と（ｘ、 −１−ｄ。
＋ｂ、）とが比較される。又ＣＢＡ命令も、ＣＢＡ
ｒ、 、 ｄ２（ｘ！、 ｂ２）とされると、同様
にベース・レジスタｒ１の内容と（ｘ、−１−ｄｔ＋ｂ
ｘ ）とが比較される。そしてその結果が等しい場合に
はコンディション・：Ｉ−）” ＣＣが’Ｏ’にセット
され、等しくない場合にはｖｌｖ又はｗ２ｖにセットさ
れる。このよ５な比較命令を使うと、先に述べたベース
・レジスタのアドレス比較全行う場合（■）には、 ■′ ： ＣＢＡ ５．Ｔ、ＡＢＥＬ ＤＣ ＬＡＢＥＬ ＤＣＸ’０Ｏ００００００’とすること
ができ、又、カウンタ値の判定等の処理を行う場合には
、 ■′ ： ＣＡ ４，８（０，０） ＤＣ とすることができる。上記ＯＣＡ命令において、（）内
ｔｏとすると修飾されないので、汎用レジスタＧＲ４の
内容と８という値とが比較される。
ｒ、 、 ｄ２（ｘ！、 ｂ２）とされると、同様
にベース・レジスタｒ１の内容と（ｘ、−１−ｄｔ＋ｂ
ｘ ）とが比較される。そしてその結果が等しい場合に
はコンディション・：Ｉ−）” ＣＣが’Ｏ’にセット
され、等しくない場合にはｖｌｖ又はｗ２ｖにセットさ
れる。このよ５な比較命令を使うと、先に述べたベース
・レジスタのアドレス比較全行う場合（■）には、 ■′ ： ＣＢＡ ５．Ｔ、ＡＢＥＬ ＤＣ ＬＡＢＥＬ ＤＣＸ’０Ｏ００００００’とすること
ができ、又、カウンタ値の判定等の処理を行う場合には
、 ■′ ： ＣＡ ４，８（０，０） ＤＣ とすることができる。上記ＯＣＡ命令において、（）内
ｔｏとすると修飾されないので、汎用レジスタＧＲ４の
内容と８という値とが比較される。
なお、先に述べた■の処理も１命令で判定することはで
きるが、他のメモリを参照するために命令の処理時間と
しては長く、その点本発明による上記ＣＡ命令の処理で
は、他のメモリを参照しないために命令の処理時間とし
ては速くなる。
きるが、他のメモリを参照するために命令の処理時間と
しては長く、その点本発明による上記ＣＡ命令の処理で
は、他のメモリを参照しないために命令の処理時間とし
ては速くなる。
本発明の命令を使って終了条件のチェック？行う場合の
例を第３図全参照しつつ説明する。第３図において、全
てのエントリをサーチせず、サーチ範囲ポインタ４（ベ
ース・レジスタＢＲＩ）で示すアドレスまでサーチする
という場合、終了条件のチェックは次のような方法とな
る。なおテーブルの先頭アドレス金示すテーブル先頭ポ
インタ３がベース・レジスタＢＲ２であり、サーチ・カ
ウンタがインデックス・レジスタＧＲ４であるとする。
例を第３図全参照しつつ説明する。第３図において、全
てのエントリをサーチせず、サーチ範囲ポインタ４（ベ
ース・レジスタＢＲＩ）で示すアドレスまでサーチする
という場合、終了条件のチェックは次のような方法とな
る。なおテーブルの先頭アドレス金示すテーブル先頭ポ
インタ３がベース・レジスタＢＲ２であり、サーチ・カ
ウンタがインデックス・レジスタＧＲ４であるとする。
：ｔ、ｏｏｐ ｒ
ＣＢＡ ＢＲＩ、４（ＧＲＡ、ＢＬ２）ＢＬ Ｎ
ＥＸＴ ＬＡ ＧＲＡ、８（ＧＲＡ、０） Ｂ ＬＯＯＰ ＮＥＸＴ ＤＳ このようにＣＢＡ命令によると、１命令で、第３図にお
けるテーブルの先頭アドレス（ＢＬ２）と共通部の４と
個別部のザーチ数を示すサーチ・カウンタの値（ＧＲＡ
）と金加えた現在サーチ・アドレスがサーチ範囲ポイン
タ４の示すアドレス（ＢＲＩ ）になったか否かの判断
ができる。
ＥＸＴ ＬＡ ＧＲＡ、８（ＧＲＡ、０） Ｂ ＬＯＯＰ ＮＥＸＴ ＤＳ このようにＣＢＡ命令によると、１命令で、第３図にお
けるテーブルの先頭アドレス（ＢＬ２）と共通部の４と
個別部のザーチ数を示すサーチ・カウンタの値（ＧＲＡ
）と金加えた現在サーチ・アドレスがサーチ範囲ポイン
タ４の示すアドレス（ＢＲＩ ）になったか否かの判断
ができる。
ＣＡ命令又はＣＢＡ命令による処理の流れを第４図を参
照しつつ説明する。先に述べたように、ＣＡ（又はＣＢ
Ａ） ’１．ｄｔ （Ｘｓ ｒ ｂｘ）の命令で
は、ｒ、のレジスタの内容と（Ｘ！＋ｂｔ＋ｄ２）とが
比較される。その結果、両者が一致した場合にはコンデ
ィション・コードＣＣがｖＯｖにされ、ｒｌのレジスタ
の内容の方が大きい場合にはコンディション・コードＣ
Ｃがｖ２ｖにされ、ｒ。
照しつつ説明する。先に述べたように、ＣＡ（又はＣＢ
Ａ） ’１．ｄｔ （Ｘｓ ｒ ｂｘ）の命令で
は、ｒ、のレジスタの内容と（Ｘ！＋ｂｔ＋ｄ２）とが
比較される。その結果、両者が一致した場合にはコンデ
ィション・コードＣＣがｖＯｖにされ、ｒｌのレジスタ
の内容の方が大きい場合にはコンディション・コードＣ
Ｃがｖ２ｖにされ、ｒ。
のレジスタの内容の方が小さい場合にはコンディション
・コードＣＣがｗｌｖにされる。命令によってはコンデ
ィション・コードＣＣが変化しないものもあるが、この
場合にはその直後にブランチ（ＢＲＡＮＣＨ）命令で結
果を判定する。
・コードＣＣがｗｌｖにされる。命令によってはコンデ
ィション・コードＣＣが変化しないものもあるが、この
場合にはその直後にブランチ（ＢＲＡＮＣＨ）命令で結
果を判定する。
以上の説明から明らかなように、本発明によれば、比較
全行うために、他しジスタヘ一旦ロードしたり、又はＤ
Ｃ（ＤＥＦＩＮＥ Ｃ０Ｎ５ＴＡＮＴ ）によるデー
タ屋義金行ったりすることが省略できるため、ステップ
数が削減できる。さらに、ＣＡ又はＣＢＡ命令自身が他
のメモリ全参照することがないので高速になる。
全行うために、他しジスタヘ一旦ロードしたり、又はＤ
Ｃ（ＤＥＦＩＮＥ Ｃ０Ｎ５ＴＡＮＴ ）によるデー
タ屋義金行ったりすることが省略できるため、ステップ
数が削減できる。さらに、ＣＡ又はＣＢＡ命令自身が他
のメモリ全参照することがないので高速になる。
第１図は命令形式の１例を示す図、第２図は従来の比較
命令を説明する図、第３図は終了条件のチェックを行う
場合の本発明の１実施例金説明する図、第４図は本発明
が適用される命令による処理の流れを示す図である。 １と５・・・メモリ、２・・・メモリ・アドレス、３・
・・テーブル先頭ポインタ、４・・・サーチ範囲ポイン
タ。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ズ Ａ＋’ｂ 材 ４ ：の
命令を説明する図、第３図は終了条件のチェックを行う
場合の本発明の１実施例金説明する図、第４図は本発明
が適用される命令による処理の流れを示す図である。 １と５・・・メモリ、２・・・メモリ・アドレス、３・
・・テーブル先頭ポインタ、４・・・サーチ範囲ポイン
タ。 特許出願人 富士通株式会社 代理人弁理士 京 谷 四 部 ズ Ａ＋’ｂ 材 ４ ：の
Claims (1)
- アドレス比較命令及びベース・アドレス比較命令が実行
し得るようになったデータ処理装置であって、該データ
処理装置は、アドレス比較命令が発行された場合には、
該アドレス比較命令で指定される汎用レジスタの内容と
オペランドで示されるアドレスとの比較を行い、ベース
・アドレス比較命令が発行された場合には、該ベース・
アドレス比較命令で指定されるベース・レジスタの内容
とオペランドで示されるアドレスとの比較を行うと共に
、上記比較の夫々の結果において両者が一致したことを
条件に該一致金示す内容のコンディション・コードを生
成し、上記比較の結果上記汎用レジスタの内容又は上記
ベース・レジスタの内容の方が大であることを条件に当
該比較の結果を示す内容のコンディション・コードを生
成し、上記比較の結果上記汎用レジスタの内容又は上記
ベース・レジスタの内容の方が小であることを条件に尚
該比較の結果を示す内容のコンディション・コードを生
成する処理を行い得るように構成されたことを特徴とす
るデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57234065A JPS59125441A (ja) | 1982-12-30 | 1982-12-30 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57234065A JPS59125441A (ja) | 1982-12-30 | 1982-12-30 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59125441A true JPS59125441A (ja) | 1984-07-19 |
Family
ID=16965033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57234065A Pending JPS59125441A (ja) | 1982-12-30 | 1982-12-30 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125441A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0313817A2 (en) * | 1987-10-26 | 1989-05-03 | Motorola Inc. | Method and apparatus for explicitly evaluating conditions in a data processor |
-
1982
- 1982-12-30 JP JP57234065A patent/JPS59125441A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0313817A2 (en) * | 1987-10-26 | 1989-05-03 | Motorola Inc. | Method and apparatus for explicitly evaluating conditions in a data processor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62102386A (ja) | Ｉｃカ−ド | |
| JPH0248931B2 (ja) | ||
| JPS61210477A (ja) | ベクトル型連想メモリシステム | |
| JPS59125441A (ja) | デ−タ処理装置 | |
| JPS62226231A (ja) | プロセツサ | |
| JP2000122876A (ja) | 情報処理装置 | |
| JPS59123936A (ja) | 移動制御方式 | |
| JP3188042B2 (ja) | ディジタル計算機におけるテーブル検索装置 | |
| JPS6319040A (ja) | 情報処理装置 | |
| JPS62182931A (ja) | デ−タ分離方式 | |
| JP2570407B2 (ja) | プログラマブル・コントローラ | |
| JPH03127171A (ja) | ベクトル処理装置 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JPH01180044A (ja) | データ処理装置 | |
| JPH01175053A (ja) | セグメンテーション方式のデータ処理装置 | |
| JPH01130237A (ja) | 情報処理装置 | |
| JPS61182137A (ja) | タグ付デ−タ処理装置 | |
| JPH02157934A (ja) | 可変長データ処理装置 | |
| JPS63104133A (ja) | 論理型言語処理系における木探索方式 | |
| JPS62106543A (ja) | マイクロプログラム制御装置 | |
| JPS58215779A (ja) | デ−タ処理装置 | |
| JPS6160151A (ja) | タグ付計算機 | |
| JPS59180634A (ja) | 編集命令処理方式 | |
| JPS60254343A (ja) | 命令読み出し方式 | |
| JPH01196639A (ja) | 情報処理装置 |