KR970003788A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR970003788A
KR970003788A KR1019950016023A KR19950016023A KR970003788A KR 970003788 A KR970003788 A KR 970003788A KR 1019950016023 A KR1019950016023 A KR 1019950016023A KR 19950016023 A KR19950016023 A KR 19950016023A KR 970003788 A KR970003788 A KR 970003788A
Authority
KR
South Korea
Prior art keywords
forming
contact hole
gate electrode
polycrystalline silicon
silicon pattern
Prior art date
Application number
KR1019950016023A
Other languages
English (en)
Other versions
KR0166506B1 (ko
Inventor
정명준
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950016023A priority Critical patent/KR0166506B1/ko
Publication of KR970003788A publication Critical patent/KR970003788A/ko
Application granted granted Critical
Publication of KR0166506B1 publication Critical patent/KR0166506B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 소오스, 드레인 및 채널영역으로 구비되는 활성영역을 반도체 기판에구비하지 않고, 게이트 전극의 상부에 다결정 실리콘 패턴으로 구비함으로써, 소자분리막으로 사용되는 절연막에는 버즈비크가 거의 없고, 단차가 거의 발생되지 않는다. 그로 인하여 후속 공정이 용이한 효과가 있다. 또한, 상기 다결정 실리콘 패턴 상부에 절연층을 형성한 후, 제1콘택홀을 형성하고 노출된 다결정 실리콘 패턴에 이온주입공정으로 소오스 및 게이트 전극과의 간격유지 및 소자분리막과의 간격유지가 필요없이 공정여유도가 증가하는 기술이다.

Description

반도체 소자의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 및 제3F도는 본 발명의 실시예에 따라 반도체 소자를 형성하는 단계를 도시하는 단면도.

Claims (5)

  1. 반도체 기판상에 제1절연막을 형성하고, 게이트 전극 마스크를 이용하여 게이트 전극을 형성하는 단계와,상기 게이트 전극의 측면에 제2절연막을 형성하는 단계와, 상기 게이트 전극의 상부에 게이트 산화막을 형성하는 단계와,전체 구조의 상부에 제1타입의 불순물이 도프된 제1다결정 실리콘을 증착한 후 소자분리 마스크를 이용하여 예정된 활성영역에 제1다결정 실리콘 패턴을 형성하는 단계와, 전체 구조의 상부에 제3절연막을 증착하고, 제1콘택홀 마스크를 이용한 식각 공정으로 상기 제1다결정 실리콘 패턴의 일측단부가 노출되는 제1콘택홀을 형성하는 단계와, 제2타입의 불순물을이온주입하여 노출된 제1다결정 실리콘 패턴을 드레인으로 형성하는 단계와, 상기 드레인에 콘택되는 제1도전배선을 형성하는 단계와, 전체 구조 상부에 제4절연막을 증착하고, 제2콘택홀 마스크를 이용한 식각공정으로 다결정 실리콘 패턴의타측단부가 도출된 제2콘택홀을 형성하는 단계와, 제2타입의 불순물을 이온주입하여 노출된 제1다결정 실리콘 패턴을 소오스로 형성하는 단계와, 상기 소오스에 콘택되는 제2도전배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 제1도전형배선은 비트라인으로 형성하고 상기 제2도전형배선은 저장전극으로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항에 있어서, 상기 제2절연막의 높이를 상기 게이트 절연막의 높이와 비슷하게 하여 평탄화 되도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항에 있어서, 상기 제2절연막은 게이트 전극을 포함하는 전체 구조 상부에 제2절연막을 증착하고 에치백 공정으로 상기 게이트 전극이 노출되기까지 제2절연막을 식각하여 평탄화 되도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서, 상기 제1콘택홀 또는 제2콘택홀을 형성할 때 콘택홀과 게이트 전극과의 절연을 위해 별도의 간격을 고려하지 않고 예정된 게이트 전극의 측면에 콘택홀의 측면이 위치하도록 하는 것을 특징으로 하는 반도체 소자의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016023A 1995-06-16 1995-06-16 반도체 소자의 제조방법 KR0166506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016023A KR0166506B1 (ko) 1995-06-16 1995-06-16 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016023A KR0166506B1 (ko) 1995-06-16 1995-06-16 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR970003788A true KR970003788A (ko) 1997-01-29
KR0166506B1 KR0166506B1 (ko) 1999-02-01

Family

ID=19417317

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016023A KR0166506B1 (ko) 1995-06-16 1995-06-16 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR0166506B1 (ko)

Also Published As

Publication number Publication date
KR0166506B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR920001724A (ko) 반도체 장치 및 그 제조방법
KR970054334A (ko) 박막트랜지스터 및 그의 제조방법
KR910001886A (ko) 반도체장치와 그 제조방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
EP0487739A4 (en) Method of manufacturing semiconductor device
KR960043167A (ko) 반도체 집적회로장치 및 그 제조방법
KR940002952A (ko) 반도체 장치 및 그 제조방법
KR970004079A (ko) 반도체소자 및 그 제조방법
KR0135691B1 (ko) 트랜지스터 및 그 제조방법
KR930009116A (ko) 박막트랜지스터와 그의 제조방법
KR970003788A (ko) 반도체 소자의 제조방법
KR950015643A (ko) 트랜지스터 구조 및 그 제조방법
JPH10326875A (ja) 半導体素子の製造方法
KR100390891B1 (ko) 고집적반도체소자의제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR970054080A (ko) 반도체장치 및 그의 제조 방법
KR960026848A (ko) 반도체소자의 캐패시터 제조방법
KR960026221A (ko) 반도체 소자 제조방법
KR970003464A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR970013118A (ko) 박막트랜지스터 및 그 제조방법
KR920016611A (ko) 금속실리사이드 보호층 제조방법
KR900013650A (ko) 반도체장치 및 제조방법
KR970018695A (ko) 박막 트랜지스터 및 그 제조방법
KR940016892A (ko) 불순물 농도가 선형적으로 변하는 소오스-드레인을 갖는 폴리실리콘 박막 트랜지스터의 제조방법
KR940016769A (ko) 고집적 반도체기억장치의 전하보존전극 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee