KR970003528A - 반도체 소자의 콘택홀 형성 방법 - Google Patents
반도체 소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR970003528A KR970003528A KR1019950019149A KR19950019149A KR970003528A KR 970003528 A KR970003528 A KR 970003528A KR 1019950019149 A KR1019950019149 A KR 1019950019149A KR 19950019149 A KR19950019149 A KR 19950019149A KR 970003528 A KR970003528 A KR 970003528A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- etching
- planarization
- semiconductor device
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 소자 제조 방법
2. 본 발명이 해결하려고 하는 기술적 과제
종래에는 평탄화된 절연막을 형성한 후 콘택홀을 형성하였는데 이때 절연막 하부층의 단차가 크기 때문에 콘택홀을 형성하기 위해 일정한 깊이로 절연막을 식각하는 공정은 소자를 손상시키거나 오픈되지 않은 콘택홀을 형성하는 결과를 낸다는 문제점을 해결하고자 함.
3. 본 발명의 해결방법의 요지
절연막을 평탄화하기 전에, 일정한 두께로 증착된 절연막을 식각하여 콘택홀을 형성하고난 후에 평탄화를 실시하므로써, 하부층에 단차가 있어도 신뢰성 있는 콘택홀을 형성하고자 함.
4. 본 발명의 중요한 용도
반도체 소자의 콘택홀 형성에 주로 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3C도는 본 발명의 콘택홀 형성 방법에 따른 공정도.
Claims (5)
- 반도체 소자의 콘택홀을 형성하는 방법에 있어서, 반도체 기판에 필드 산화막과 활성영역이 형성되고 상기 필드 산화막 위에 폴리실리콘 전극이 형성된 구조 전체 상에 층간 절연막을 일정 두께로 도포하는 단계와, 상기 활성영역과 상기 폴리실리콘 전극에 각각 콘택홀 형성을 위한 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 배리어로 이용하여 상기 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 후속 평탄화 식각공정에서 콘택홀이 막히거나 손상되는 것을 방지하기 위한 보호막을 도포하는 단계 및 상기 보호막과 층간 절연막 일부를 제거하고 표면 평탄화를 이룬 후, 콘택홀 내에 잔류하는 상기 보호막을 제거하는 단계를 포함해서 이루어진 콘택홀 형성 방법.
- 제1항에 있어서,상기 보호막은 포토레지스트로 이루어진 것을 특징으로 하는 콘택홀 형성 방법.
- 제1항에 있어서, 상기 보호막은 폴리이미드계통 물질로 이루어진 것을 특징으로 하는 콘택홀 형성 방법.
- 제1항에 있어서, 상기 평탄화 공정으로 화학약품을 첨가하면서 갈아내는 화학 ·기계적 연마법을 사용하는 것을 특징으로 하는 콘택홀 형성 방법.
- 제1항에 있어서, 상기 평탄화 공정으로 엣치백 공정을 사용하는 것을 특징으로 하는 콘택홀 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019149A KR970003528A (ko) | 1995-06-30 | 1995-06-30 | 반도체 소자의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019149A KR970003528A (ko) | 1995-06-30 | 1995-06-30 | 반도체 소자의 콘택홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003528A true KR970003528A (ko) | 1997-01-28 |
Family
ID=66526146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019149A KR970003528A (ko) | 1995-06-30 | 1995-06-30 | 반도체 소자의 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003528A (ko) |
-
1995
- 1995-06-30 KR KR1019950019149A patent/KR970003528A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298463A (en) | Method of processing a semiconductor wafer using a contact etch stop | |
| KR20040079348A (ko) | 패턴형성방법 | |
| KR940016687A (ko) | 반도체 접속장치 및 그 제조방법 | |
| KR970003528A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR950012603A (ko) | 반도체 소자 제조 방법 | |
| KR940004779A (ko) | 트렌치 기술을 이용한 반도체 장치의 소자분리영역 형성방법 | |
| KR980005592A (ko) | 자기 정렬 콘택 홀 형성 방법 | |
| KR930020577A (ko) | 반도체소자의 매립형 콘택영역 형성방법 | |
| KR930011116A (ko) | 반도체장치의 제조방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100267217B1 (ko) | 반도체소자의가드링형성방법 | |
| KR940016619A (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR950021118A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR950034745A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970052325A (ko) | 반도체 소자의 금속 콘택홀 제조 방법 | |
| KR960043097A (ko) | 반도체 장치의 소자 분리 방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR20000019879A (ko) | 게이트의 형성방법 | |
| KR980005671A (ko) | 반도체 장치의 스택콘택 형성방법 | |
| KR970018081A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR19980082864A (ko) | 반도체 장치의 금속배선층 형성방법 | |
| KR970003913A (ko) | 비트라인 제조 방법 | |
| KR940003044A (ko) | 반도체메모리장치 및 그 제조방법 | |
| KR960043118A (ko) | 반도체 장치의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |