KR980005671A - 반도체 장치의 스택콘택 형성방법 - Google Patents
반도체 장치의 스택콘택 형성방법 Download PDFInfo
- Publication number
- KR980005671A KR980005671A KR1019960022051A KR19960022051A KR980005671A KR 980005671 A KR980005671 A KR 980005671A KR 1019960022051 A KR1019960022051 A KR 1019960022051A KR 19960022051 A KR19960022051 A KR 19960022051A KR 980005671 A KR980005671 A KR 980005671A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- insulating film
- semiconductor device
- forming
- conductive film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
1.청구 범위에 기재된 발명이 속한 기술분야: 반도체 장치의 제조방법. 2. 발명이 해결하려고 하는 기술적 과제: 쇼트현상을 방지할 수 있는 반도체 장치의 콘택제조 방법을 제공함. 3. 발명의 해결방법의 요지: 반도체 장치의 개선된 스택 콘택형성 방법은 제1절연막과 제3절연막 사이에 제2콘택형성공정에 대한 에치 스톱퍼로서 작용하는 제2절연막을 형성하여 기판에 형성된 하부도전막과 제2콘택간의 쇼트를 방지하는 것을 특징으로 한다. 4. 발명의 중요한 용도: 반도체 장치의 제조방법으로서 사용.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일 실시예에 따른 반도체 장치의 스택콘택 형성의 완성단면도.
Claims (3)
- 반도체 장치의 제조방법에 있어서, 제1절연막과 제3절연막 사이에 제2콘택형성공정에 대한 에치 스톱퍼로서 작용하는 제2절연막을 형성하여 기판에 형성된 하부도전막과 제2콘택간의 쇼트를 방지하는 것을 특징으로 하는 콘택형성방법.
- 반도체 장치의제조를 위한 스택콘택 형성방법에 있어서, 임의의 패턴이 형성된 기판상부 전면에 제1,2절연막을 차례로 적층하는 제1공정과, 상기 임의의 패턴간에 오믹 콘택이 형성될 부위상부에 형성된 제1절연막과 제2절연막을 제거하는 제2공정과, 상기 제2공정에 의해 형성된 콘택에 제1도전막을 적층한 후 콘택이외의 나머지 제1도전막은 제거하고 형성된 콘택홀에 플러그를 형성하는 제3공정과, 상기 제3공정의 결과물에 제3절연막을 적층한 후 상기 콘택플러그위의 스택으로 콘택홀을 형성하기 위해 나머지의 상기 제2절연막을 제거하는 제4공정과, 상기 제4공정의 결과물에 제2도전막을 적층하고 일정한 패턴을 형성하는 제5공정으로 이루어짐을 특징으로 하는 방법.
- 제2항에 있어서, 상기 제2절연막은 상기 1,3절연막과는 식각시에 선택비 다른 막질임을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022051A KR980005671A (ko) | 1996-06-18 | 1996-06-18 | 반도체 장치의 스택콘택 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960022051A KR980005671A (ko) | 1996-06-18 | 1996-06-18 | 반도체 장치의 스택콘택 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR980005671A true KR980005671A (ko) | 1998-03-30 |
Family
ID=66287153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960022051A KR980005671A (ko) | 1996-06-18 | 1996-06-18 | 반도체 장치의 스택콘택 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR980005671A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390996B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
-
1996
- 1996-06-18 KR KR1019960022051A patent/KR980005671A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100390996B1 (ko) * | 2001-06-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR980005671A (ko) | 반도체 장치의 스택콘택 형성방법 | |
KR960002486A (ko) | 반도체 소자의 다중 금속층 형성방법 | |
KR950021130A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR970023755A (ko) | 반도체 소자의 도전층간 절연 방법 | |
KR980005474A (ko) | 반도체 소자 제조방법 | |
KR970008350A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR960035822A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960043176A (ko) | 캐패시터 제조방법 | |
KR980006391A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
KR970052356A (ko) | 반도체 장치의 콘택 형성 방법 | |
KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
KR960002547A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
KR940016482A (ko) | 텅스텐 플러그 제조방법 | |
KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970052381A (ko) | 반도체 소자의 금속층 형성 방법 | |
KR980005676A (ko) | 반도체 장치의 콘택홀 형성방법 | |
KR970018081A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
KR960002563A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR960026846A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960026356A (ko) | 고집적 반도체 소자 제조 방법 | |
KR970052320A (ko) | 반도체 소자의 전하저장전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |