KR970003499A - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR970003499A
KR970003499A KR1019950017678A KR19950017678A KR970003499A KR 970003499 A KR970003499 A KR 970003499A KR 1019950017678 A KR1019950017678 A KR 1019950017678A KR 19950017678 A KR19950017678 A KR 19950017678A KR 970003499 A KR970003499 A KR 970003499A
Authority
KR
South Korea
Prior art keywords
pattern
conductive layer
photosensitive film
manufacturing
semiconductor device
Prior art date
Application number
KR1019950017678A
Other languages
English (en)
Other versions
KR100367488B1 (ko
Inventor
민영홍
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950017678A priority Critical patent/KR100367488B1/ko
Publication of KR970003499A publication Critical patent/KR970003499A/ko
Application granted granted Critical
Publication of KR100367488B1 publication Critical patent/KR100367488B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로서, 반도체기판 상부에 일정 높이와 길이를 갖는 패턴을 형성하고, 그 상부에 도전층을 증착하는 공정과, 상기 도전층 상부에 감광막을 도포한 후, 도전 배선 마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성하는 공정을 포함하는 도전 배선 제조방법에 있어서, 상기 노광공정에서 하부의 패턴에 의한 단차로 도전층의 경사면에 인접된 지역에 형성되는 감광막패턴의 나칭이 발생되는 것을 방지하기 위하여 상기 감광막패턴의 나칭이 발생되는 지역에 대응하는 지역에 일정폭(W)과 길이(L)를 갖는 보조패턴이 구비된 도전배선 마스크를 사용하여 노광하는 것이다.

Description

반도체소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제6도는 본 발명으로 반도체소자를 제조하는 단계를 도시한 단면도.

Claims (4)

  1. 반도체기판 상부에 일정 높이와 길이를 갖는 패턴을 형성하고, 그 상부에 도전층을 증착하는 공정과, 상기 도전층 상부에 감광막을 도포한 후, 도전 배선 마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성하는 공정을 포함하는 도전 배선 제조방법에 있어서, 상기 노광공정에서 하부의 패턴에 의한 단차로 도전층의 경사면에 인접된 지역에 형성되는 감광막패턴의 나칭이 발생되는 것을 방지하기 위하여 상기 감광막패턴의 나칭이 발생되는 지역에 대응하는 지역에 일정 폭(W)과 길이(L)를 갖는 보조패턴 만큼 넓어진 도전배선 마스크를 사용하여 노광하는 것을 특징으로 하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 보조 패턴은 하부 패턴 상부에 증착된 도전층의 경사면에까지 오버랩되는 크기로 형성되어 노광시 도전층의 경사면에서 빛이 난반사되지 않도록 하는 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 하부 패턴은 게이트 전극으로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 도전층은 비트라인용 도전층으로 형성되는 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017678A 1995-06-28 1995-06-28 반도체소자제조방법 KR100367488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017678A KR100367488B1 (ko) 1995-06-28 1995-06-28 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017678A KR100367488B1 (ko) 1995-06-28 1995-06-28 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR970003499A true KR970003499A (ko) 1997-01-28
KR100367488B1 KR100367488B1 (ko) 2003-03-03

Family

ID=37491148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017678A KR100367488B1 (ko) 1995-06-28 1995-06-28 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100367488B1 (ko)

Also Published As

Publication number Publication date
KR100367488B1 (ko) 2003-03-03

Similar Documents

Publication Publication Date Title
KR980003736A (ko) 액정표시장치의 제조방법
KR970003499A (ko) 반도체소자 제조방법
KR0171919B1 (ko) 노광마스크
KR0139578B1 (ko) 리소그래피 공정에 의한 감광막 패턴 형성방법
KR0142662B1 (ko) 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법
KR970008372A (ko) 반도체장치의 미세 패턴 형성방법
KR100358161B1 (ko) 반도체소자제조방법
KR960002592A (ko) 반도체 소자의 제조방법
KR970024188A (ko) 반도체 소자의 워드선 제조방법
KR950015617A (ko) 반도체소자의 미세패턴 제조방법
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
KR920003493A (ko) 다수의 반도체 칩으로 구성되는 반도체집적회로장치 및 그 반도체 칩 사이의 배선의 형성방법
KR970008417A (ko) 평탄한 도선 패턴 형성 방법
KR970003523A (ko) 반도체 소자의 콘택홀 형성방법
KR950015608A (ko) 반도체소자의 미세패턴 형성방법
KR940016689A (ko) 반도체 소자의 금속배선 평탄화 방법
KR970003411A (ko) 패턴 형성용 마스크 및 이를 이용한 노광방법
KR980011891A (ko) 반도체 소자의 패턴 형성 방법
KR970077521A (ko) 반도체소자의 금속배선구조 및 이의 형성방법
KR970013214A (ko) 반도체 소자의 금속 배선 형성 방법
KR970054201A (ko) 마스크 롬의 제조방법
KR970023636A (ko) 반도체장치의 미세배선 형성방법
KR950025871A (ko) 반도체 소자의 금속배선 형성방법
KR930006861A (ko) 다층레지스트를 이용한 패턴형성방법
KR19980052471A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee