KR970002680A - 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법 - Google Patents

시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법 Download PDF

Info

Publication number
KR970002680A
KR970002680A KR1019960002708A KR19960002708A KR970002680A KR 970002680 A KR970002680 A KR 970002680A KR 1019960002708 A KR1019960002708 A KR 1019960002708A KR 19960002708 A KR19960002708 A KR 19960002708A KR 970002680 A KR970002680 A KR 970002680A
Authority
KR
South Korea
Prior art keywords
slave
master
bus
module
processing unit
Prior art date
Application number
KR1019960002708A
Other languages
English (en)
Other versions
KR0174702B1 (ko
Inventor
김영일
비.강 키
천영창
이종기
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Publication of KR970002680A publication Critical patent/KR970002680A/ko
Application granted granted Critical
Publication of KR0174702B1 publication Critical patent/KR0174702B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 모듈 간 통신을 위한 시스템 버스 장치에 관한 것으로 시스템 버스 장치는 관련 메모리를 가지는 백플레인 버스 및 다수의 제어 레지스터들을 구비한다. 마스터 시스템 프로세서 모듈은 마스터 버스 콘트롤러를 통해 백플레인과 연결되어 있으며, 마스터 버스 콘트롤러와 선택적 통신을 하는 중앙 처리 장치를 가진다. 다수의 슬레이브 모듈들 또한 각각의 슬레이브 버스 콘트롤러를 통해 백플레인과 연결되며, 각각의 슬레이브 모듈은 슬레이브 버스 콘트롤러와 선택적 통신을 하는 슬레이브 중앙 처리 장치를 가진다. 마스터 및 슬레이브 버스 콘트롤러는 백플레인을 통해 데이터를 송/수신하기 위해 버스 메모리, 다수의 제어 레지스터들 및 각 중앙 처리 장치와 선택적 통신을 한다.

Description

시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시스템 버스 구조를 나타내는 도면, 제2도는 마스터(master) 및 슬레이브(slave) 모듈의 기능적 요소를 나타내는 도면, 제3도는 메모리 기억 배치도(map) 어드레스 및 관련 레지스터를 나타내는 표, 제4도는 본 발명에 따른 기입 및 독출 사이클 흐름도.

Claims (12)

  1. 모듈 간 통신을 위한 시스템 버스 장치에서, 백플레인 버스와; 데이터를 저장하기 위해 상기 백플레인 버스와 통신하는 메모리 수단; 상기 메모리 수단으로의 접속을 제어하기 위한 다수의 레지스터들; 마스터 버스 콘트롤러를 통해 상기 백플레인 버스와 연결되며, 상기 마스터 버스 콘트롤러와 선택적으로 통신하는 중앙 처리 장치를 가지는 마스터 시스템 프로세서 모듈; 슬레이브 버스 콘트롤러를 통해 상기 백플레인 버스와 연결되며, 상기 슬레이브 버스 콘트롤러와 선택적으로 통신하는 슬레이브 중앙 처리 장치를 각각 가지는 다수의 슬레이브 모듈들을 구비하며, 상기 마스터 및 슬레이브 버스 콘트롤러들은 상기 백플레인 버스를 통하여 데이터를 송/수신하기 위하여 상기 메모리 수단, 다수의 레지스터들 및 각 중앙 처리 장치들과 선택적으로 통신함을 특징으로 하는 시스템 버스 장치.
  2. 제1항에 있어서, 상기 마스터 모듈은 액티브 시스템 처리 장치임을 특징으로 하는 시스템 버스 장치.
  3. 제1항에 있어서, 상기 슬레이브 모듈은 스탠드바이 시스템 처리 장치임을 특징으로 하는 시스템 버스 장치.
  4. 제1항에 있어서, 상기 슬레이브 모듈은 시스템 인터페이스 장치, 시스템 스위치 장치 및 시스템 클럭 장치로 구성된 그룹으로부터 선택됨을 특징으로 하는 시스템 버스 장치.
  5. 제1항에 있어서, 상기 메모리 수단은 공유 정적 램(SRAM)임을 특징으로 하는 시스템 버스 장치.
  6. 제1항에 있어서, 상기 다수의 레지스터들은 요청, 응답, 인터럽트 및 완료 레지스터들로 구성됨을 특징으로 하는 시스템 버스 장치.
  7. 다수의 레지스터들에 의해 제어되는 공유 메모리 장치를 갖는 백플레인 버스, 마스터 버스 콘트롤러 메모리 장치 및 마스터 중앙 처리 장치를 가지는 마스터 모듈, 및 슬레이브 버스 콘트롤러 및 슬레이브 중앙 처리 장치를 갖는 적어도 하나의 슬레이브 모듈을 가지는 시스템 버스 장치의 마스터-슬레이브 모듈 통신 방법에 있어서; 상기 마스터중앙 처리 장치에 의해 상기 슬레이브 모듈로의 접속을 요청하는 단계; 상기 슬레이브 모듈로 접속될 수 있는지를 판단하는 단계; 상기 슬레이브 모듈로 접속될 수 있다는 응답을 수신하는 단계; 마스터 모듈과 슬레이브 모듈들 간의 데이터 전송을 위하여 공유 메모리로 접속하는 단계; 및 상기 마스터 중앙 처리 장치에 의해 데이터 전송이 완료되었음을 표시하는단계로 이루어짐을 특징으로 하는 마스터-슬레이브 모듈 통신 방법.
  8. 제7항에 있어서, 상기 요청 단계는 제1레지스터와 통신하여 수행됨을 특징으로 하는 마스터-슬레이브 모듈 통신 방법.
  9. 제8항에 있어서, 상기 응답 단계는 제2레지스터와 통신하는 상기 마스터 버스 콘트롤러에 의해 수행됨을특징으로 하는 마스터-슬레이브 모듈 통신 방법.
  10. 제9항에 있어서, 상기 표시 단계는 제 3 레지스터와 통신하여 수행됨을 특징으로 하는 마스터-슬레이브모듈 통신 방법.
  11. 제7항에 있어서, 상기 데이터 전송은 독출 및 기입 절차 중 하나임을 특징으로 하는 마스터-슬레이브 모듈 통신 방법.
  12. 다수의 레지스터들에 의해 제어되는 공유 메모리 장치를 갖는 백플레인 버스, 마스터 버스 콘트롤러 메모리 장치 및 마스터 중앙 처리 장치를 가지는 마스터 모듈, 및 슬레이브 버스 콘트롤러 및 슬레이브 중앙 처리 장치를 갖는 적어도 하나의 슬레이브 모듈을 가지는 시스템 버스 장치의 마스터-슬레이브 모듈 통신 방법에 있어서; 상기 슬레이브 중앙 처리 장치에 의해 상기 마스터 모듈로의 접속을 요청하는 단계; 상기 마스터 모듈로 접속될 수 있는지를 판단하는 단계; 상기 마스터 모듈로 접속될 수 있다는 응답을 수신하는 단계; 상기 슬레이브 모듈과 마스터 모듈 간의 데이터 전송을 위하여 상기 공통 메모리에 접속하는 단계; 및 상기 슬레이브 중앙 처리 장치에 의해 상기 데이터 전송이 완료되었음을 통지하는 단계로 이루어짐을 특징으로 하는 슬레이브-마스터 모듈 통신 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960002708A 1995-06-07 1996-02-05 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법 KR0174702B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/482,396 US5856921A (en) 1995-06-07 1995-06-07 Apparatus and method for intermodular communications using system bus controllers
US08/482,396 1995-06-07
US8/482,396 1995-06-07

Publications (2)

Publication Number Publication Date
KR970002680A true KR970002680A (ko) 1997-01-28
KR0174702B1 KR0174702B1 (ko) 1999-04-01

Family

ID=23915901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002708A KR0174702B1 (ko) 1995-06-07 1996-02-05 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법

Country Status (5)

Country Link
US (1) US5856921A (ko)
JP (1) JPH096721A (ko)
KR (1) KR0174702B1 (ko)
CN (1) CN1095134C (ko)
GB (1) GB2301996B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292060B1 (ko) * 1997-11-17 2001-07-12 서평원 사설교환기에서기능모듈의메세지전송시스템
KR100604569B1 (ko) * 2004-12-24 2006-07-31 주식회사 팬택앤큐리텔 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6618777B1 (en) * 1999-01-21 2003-09-09 Analog Devices, Inc. Method and apparatus for communicating between multiple functional units in a computer environment
US7152125B2 (en) * 2001-09-25 2006-12-19 Intel Corporation Dynamic master/slave configuration for multiple expansion modules
KR20030037652A (ko) * 2001-11-07 2003-05-14 엘지전자 주식회사 그룹 중재를 이용한 버스 중재 시스템 및 방법
US6639331B2 (en) * 2001-11-30 2003-10-28 Onan Corporation Parallel generator power system
EP1328135A1 (en) * 2002-01-15 2003-07-16 Telefonaktiebolaget Lm Ericsson Flexible and scalable method for handling telecommunication equipments through the control of ATM access networks
US7194663B2 (en) * 2003-11-18 2007-03-20 Honeywell International, Inc. Protective bus interface and method
US6993415B2 (en) * 2004-04-08 2006-01-31 Kohler Co. Distributed control system for a whirlpool tub
JP4594124B2 (ja) 2005-02-07 2010-12-08 ルネサスエレクトロニクス株式会社 通信システム及び通信方法
US8619086B2 (en) * 2009-04-30 2013-12-31 Intel Corporation Managing three dimensional scenes using shared and unified graphics processing unit memory
TWI492068B (zh) * 2012-03-26 2015-07-11 Compal Electronics Inc 具有跨平台主裝置的模組系統
US9798686B2 (en) * 2014-11-19 2017-10-24 Silicon Laboratories Inc. Slave side bus arbitration

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800097A (en) * 1972-09-15 1974-03-26 Gte Automatic Electric Lab Inc Bus system for interconnecting systems of a communication switching system
IT1151351B (it) * 1982-01-19 1986-12-17 Italtel Spa Disposizione circuitale atta a realizzare lo scambio di dati tra una coppia di elaboratori operanti secondo il principio master-slave
JPS58217069A (ja) * 1982-06-10 1983-12-16 Fuji Xerox Co Ltd マルチ・マイクロコンピユ−タの通信方式
US4575780A (en) * 1984-04-03 1986-03-11 Northern Telecom Limited Backpanel assemblies
US4663748A (en) * 1984-04-12 1987-05-05 Unisearch Limited Local area network
US4658333A (en) * 1985-11-08 1987-04-14 At&T Information Systems Inc. Variable length backplane bus
KR910007646B1 (ko) * 1987-05-01 1991-09-28 디지탈 이큅먼트 코오포레이숀 백플레인 버스
US5006961A (en) * 1988-04-25 1991-04-09 Catene Systems Corporation Segmented backplane for multiple microprocessing modules
FR2632139A1 (fr) * 1988-05-24 1989-12-01 April Sa Reseau de transmission d'informations numeriques entre plusieurs stations
US4985830A (en) * 1988-09-27 1991-01-15 Universities Research Association, Inc. Interprocessor bus switching system for simultaneous communication in plural bus parallel processing system
US5083259A (en) * 1988-12-07 1992-01-21 Xycom, Inc. Computer bus interconnection device
US5265237A (en) * 1988-12-07 1993-11-23 Xycom, Inc. Byte swapping apparatus for selectively reordering bytes of an N-bit word communicated between an at computer and VME bus
US5123094A (en) * 1990-01-26 1992-06-16 Apple Computer, Inc. Interprocessor communications includes second CPU designating memory locations assigned to first CPU and writing their addresses into registers
US5105420A (en) * 1990-04-09 1992-04-14 At&T Bell Laboratories Method and apparatus for reconfiguring interconnections between switching system functional units
US5301303A (en) * 1990-04-23 1994-04-05 Chipcom Corporation Communication system concentrator configurable to different access methods
WO1992006430A1 (en) * 1990-09-28 1992-04-16 Fujitsu Limited Message control system in a data communication system
US5359714A (en) * 1992-01-06 1994-10-25 Nicolas Avaneas Avan computer backplane-a redundant, unidirectional bus architecture
US5408616A (en) * 1992-03-04 1995-04-18 Rockwell International Corp. System for redirecting output to either return bus or next module line upon the detection of the presence or absence of next module using ground line
US5497466A (en) * 1992-07-17 1996-03-05 Texas Instruments Inc. Universal address generator
US5408469A (en) * 1993-07-22 1995-04-18 Synoptics Communications, Inc. Routing device utilizing an ATM switch as a multi-channel backplane in a communication network
US5578940A (en) * 1995-04-04 1996-11-26 Rambus, Inc. Modular bus with single or double parallel termination

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100292060B1 (ko) * 1997-11-17 2001-07-12 서평원 사설교환기에서기능모듈의메세지전송시스템
KR100604569B1 (ko) * 2004-12-24 2006-07-31 주식회사 팬택앤큐리텔 멀티 프로세서간 데이터 통신장치와 그 장치를 포함하는이동 통신 단말기

Also Published As

Publication number Publication date
GB9611657D0 (en) 1996-08-07
GB2301996B (en) 1998-06-17
JPH096721A (ja) 1997-01-10
CN1095134C (zh) 2002-11-27
CN1143775A (zh) 1997-02-26
US5856921A (en) 1999-01-05
KR0174702B1 (ko) 1999-04-01
GB2301996A (en) 1996-12-18

Similar Documents

Publication Publication Date Title
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
EP0155443B1 (en) Microocomputer data processing systems permitting bus control by peripheral processing devices
KR970002680A (ko) 시스템 버스 콘트롤러를 이용하는 모듈간 통신 장치 및 방법
US5175820A (en) Apparatus for use with a computing device controlling communications with a plurality of peripheral devices including a feedback bus to indicate operational modes
EP0473273B1 (en) System for communication between a computing device and peripheral devices
KR930002962A (ko) 프로그램 가능한 제어기
CA2234635A1 (en) Method and device for exchanging data
EP0067519B1 (en) Telecommunications system
GB2211000A (en) Control circuitry
JPH0343804A (ja) シーケンス制御装置
EP0473276B1 (en) Integrated digital processing apparatus
EP0473279B1 (en) Communication control apparatus for computing systems
JPH02132543A (ja) 情報処理装置
KR200210744Y1 (ko) 복수개의 보드간 프로세서 통신 장치
EP0818008B1 (en) Dynamic ram in a microprocessor system
JP2001084173A (ja) メモリ装置
JPH0143336B2 (ko)
KR950001929B1 (ko) 다단 송수신 데이타의 중계제어장치 및 그 방법
JPH08221106A (ja) プログラマブルコントローラ
KR920001889A (ko) 유닉스시스템의 이용자지원통신프로세서장치
JPS6337418B2 (ko)
JPH04156656A (ja) マルチｃｐｕシステム間通信方法
JPH10341257A (ja) パケット処理装置
JPH02211571A (ja) 情報処理装置
JPH03266160A (ja) Ｄｍａ制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061018

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee